资源列表
[VHDL编程] 7Segment2bcd
说明:vhdl seven segment to bcd 4 bit<prasepvianto> 在 2025-02-02 上传 | 大小:2kb | 下载:0
[VHDL编程] 7Segment2bcd8bit
说明:vhdl seve segment to bcd 8 bit<prasepvianto> 在 2025-02-02 上传 | 大小:2kb | 下载:0
[VHDL编程] m_ds1620_ctrl
说明:完成对温度控制芯片ds1620的温度控制,使用verilog实现-Complete the temperature control chip DS1620 temperature control, the use of Verilog to achieve<nate> 在 2025-02-02 上传 | 大小:2kb | 下载:0
[VHDL编程] DE2_Basic_Computer
说明:DE2 altera board vhdl design<hadjer.az> 在 2025-02-02 上传 | 大小:2kb | 下载:0
[VHDL编程] vhdl416yima.doc
说明:四十六译码器 是用if语句描述的-library IEEE use IEEE.std_logic_1164.all entity encoder4_16 is port ( d: in STD_LOGIC_VECTOR (3downto0) q: out STD_LOGIC_VECTOR (15downto0)) end encoder4_16 architecture encoder_if of en<小明> 在 2025-02-02 上传 | 大小:2kb | 下载:0