[VHDL编程] TranslateToUTOPIA

说明：VHDL写一个转换到utopia接口的转换源程序.可以进行utopia接口的仿真试验-VHDL to write a converter to convert source utopia interface. Can utopia interface simulation test
<falcon_cq> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：一个用VHDL源码编写的先进先出(FIFO)缓冲器模块.可以进行FIFO的仿真验证-A source prepared by VHDL FIFO (FIFO) buffer module. Can verify FIFO simulation
<falcon_cq> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] mini_fifo

说明：另外一个用VHDL源码编写的FIFO模块程序,可以比较一下和FIFO有什么区别.-Another, prepared by using VHDL source FIFO module procedures, you can compare and What is the difference between FIFO.
<falcon_cq> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl

说明：自己弄的一小段程序代码，给大家看看，望多给点意见。-Get their own small section of program code, for everyone to see, hope more points.
<胡懿君> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGAIPcAN

说明：目前市面上比较流行的can协议vhdl控制器，提供源码参考设计，同仁可自行下载-At present, more popular on the market can deal VHDL controller, available in a source reference design, Tongren can download
<lee> 在 2025-04-07 上传 | 大小：685kb | 下载：0

[VHDL编程] +VHDL

说明：很详细用VHDL写的自动售货机程序有详细的说明和设计要求实现功能-Very detailed written using VHDL vending machine procedure is described in detail and design requirements for the realization of function
<linhua> 在 2025-04-07 上传 | 大小：3kb | 下载：0

[VHDL编程] yuelao

说明：在QUARTUS II环境下开发的VHDL代码，实现刘德华的歌曲“月老”，本人亲自验证过。-QUARTUS II environment in the development of VHDL code, the realization of Andy Lau s song 月老 , I personally verified.
<sq> 在 2025-04-07 上传 | 大小：3kb | 下载：0

[VHDL编程] music

说明：
<sq> 在 2025-04-07 上传 | 大小：3kb | 下载：0

[VHDL编程] FPGA_AD

说明：基于Altera的FPGA开发的基于FPGA的AD转换功能，完全通过验证。-Altera s FPGA-based development of FPGA-based AD conversion function, fully validated.
<sq> 在 2025-04-07 上传 | 大小：57kb | 下载：0

[VHDL编程] photo_verilog

说明：verilog开发的电子相册系统，是基于Altera的FPGA芯片和IP核的设计！-Verilog developed electronic album system is based on Altera s FPGA chip and IP core design!
<sq> 在 2025-04-07 上传 | 大小：21kb | 下载：0

[VHDL编程] vhdl_source

说明：MP3 for XPLA3 XILINX.CPLD,必须在XILINX的FPGA芯片下使用,因为IP核是xilinx-MP3 for XPLA3 XILINX.CPLD, must XILINX use of FPGA chip, as is the Xilinx IP core
<sq> 在 2025-04-07 上传 | 大小：63kb | 下载：0

[VHDL编程] verilogexample48

说明：some example for verilog design
<cnc303> 在 2025-04-07 上传 | 大小：89kb | 下载：0