资源列表

« 1 2 ... .17 .18 .19 .20 .21 522.23 .24 .25 .26 .27 ... 4311 »

[VHDL编程ADC_READ

说明:读取 模数转换器的数据 把读来的数据存在FIFI中-ADC read,Einlesen der Daten von ADC-Wandler dann in FIFO Speichern
<Aaron> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程div84

说明:An 8-Bit Divider using a Procedure
<Prince> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程LED-light

说明:流水灯控制程序,用于控制LED灯的闪烁,调试通过的,用于FPGA开发-Water lamp control procedures for the control of LED lights flashing, debugging through the use of FPGA development
<张大江> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程NCO

说明:用Verilog语言编写的数字振荡器,既可以通过频率控制字调整输出频率,也可以通过相位控制字调整其输出相位,已通过调试验证-Verilog language with the digital oscillator, both through the frequency control word to adjust the output frequency, you can also adjust the output phase thr
<houjunfeng> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程mif_generation

说明:利用C生成quartus中ROM所需用的mif或者hex文件,以正弦信号为例-Using C to generate .mif for quartus ii
<里昂> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程fifo_sync

说明:A Synchronous FIFO Design
<Debasis> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程mul_addtree

说明:8位加法树乘法器Addition tree multiplier-Addition tree multiplier of 8bits
<luyong> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程seg_example

说明:DE2-115 seg example source code
<jdj> 在 2025-01-22 上传 | 大小:1kb | 下载:1

[VHDL编程edge_detector_logic

说明:verilog code for edge detection logic
<Sai Sarvani Nainala> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程vending_machine

说明:自动售货机控制系统的VHDL代码,用case语句的状态机实现。-Vending machine control system realized by VHDL codes on the base of FMS.
<yangling2112> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程Serial-input--parallel-output

说明:关于VHDL的一个问题。串行输入64位二进制数,要求把数据按每8位存在8个寄存器中并行输出-A question about the VHDL. Serial input 64-bit binary number is required for every eight data registers the presence of eight parallel outputs
<> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程Versuch1.vhd

说明:Simply Hello World alias Hola with seven Segment unit
<tux86> 在 2025-01-22 上传 | 大小:1kb | 下载:0
« 1 2 ... .17 .18 .19 .20 .21 522.23 .24 .25 .26 .27 ... 4311 »

源码中国 www.ymcn.org