资源列表

« 1 2 ... .17 .18 .19 .20 .21 522.23 .24 .25 .26 .27 ... 4311 »

[VHDL编程基于FPGA的简易CPU程序

说明:基于FPGA的简易CPU程序,可完成连乘或连加等程序
<ztzbs00> 在 2011-04-15 上传 | 大小:2.82mb | 下载:0

[VHDL编程fre500000

说明:等精度数字频率计的Verilog源码,从上到下的设计思路,分为6个模块。上过Altera公司的FPGA板。 供大家参考,希望大家不要照抄!-Such as precision digital frequency meter Verilog source code, from top to bottom of design ideas, divided into six modules. Been to Altera' s FP
<程永生> 在 2025-01-22 上传 | 大小:2.82mb | 下载:0

[VHDL编程sin

说明:QUARTUSS||环境下的简易正弦信号发生器的设计,VERILOG 代码,用到了嵌入式逻辑分析仪-QUARTUSS | | environment simple sinusoidal signal generator, VERILOG code, use the embedded logic analyzer
<sujiebin> 在 2025-01-22 上传 | 大小:2.82mb | 下载:0

[VHDL编程SystemVerilog_3.1a

说明:System verilog manual 3.1
<sina_elec> 在 2025-01-22 上传 | 大小:2.82mb | 下载:0

[VHDL编程basegate

说明:verilog的基本门电路描述 附带功能仿真波形-verilog descr iption of the basic gate circuit functional simulation waveforms with
<allen-haha> 在 2025-01-22 上传 | 大小:2.82mb | 下载:0

[VHDL编程BlockRam

说明:块状ram使用实例,实现深度和宽度可调的FIFO,buffer。-The block ram instance, depth and width adjustable FIFO, buffer.
<zwl6600233> 在 2025-01-22 上传 | 大小:2.83mb | 下载:0

[VHDL编程NiosII_SPI_bus

说明:采用altera公司EP3C系列芯片实现的基于Nios II的SPI总线设计,采用Verilog编码-Altera company EP3C using the Nios II series chip SPI bus-based design, using Verilog coding
<leeyg> 在 2025-01-22 上传 | 大小:2.82mb | 下载:0

[VHDL编程OOK_TEST

说明:此代码实现了2ASK的调制解调,其中有九位伪随机信号作为信号源,调制时钟可调。-The code is for 2ASK modulation and demodulation.
<luo> 在 2025-01-22 上传 | 大小:2.82mb | 下载:0

[VHDL编程fasongjieshou

说明:fpga上发送模块和接收模块的设计与实现。不同的波特率-Design and implementation of the sending module and receiving module on fpga. Different baud rate
<shanix> 在 2025-01-22 上传 | 大小:2.83mb | 下载:0

[VHDL编程ad706_verilog

说明:AD706在Sparten6使用的FPGA代码,测试通过-AD706 FPGA Code In Sparten6
<tengdaizhou> 在 2025-01-22 上传 | 大小:2.82mb | 下载:0

[VHDL编程class19_IR

说明:verilog编写的红外解码程序,学习红外的话可以用作参考,已经实际验证过-Verilog prepared by the infrared decoding procedures, learning infrared can be used as a reference, has actually verified
<> 在 2025-01-22 上传 | 大小:2.82mb | 下载:0

[VHDL编程Y_0D

说明:带同步置1、异步清0的D触发器。详细的讲解,易懂。(D flip-flop with synchronous 1 and asynchronous clear 0. Detailed explanation, easy to understand.)
<紫芩 > 在 2025-01-22 上传 | 大小:2.82mb | 下载:0
« 1 2 ... .17 .18 .19 .20 .21 522.23 .24 .25 .26 .27 ... 4311 »

源码中国 www.ymcn.org