资源列表
[VHDL编程] VHDL-8bitFIFO
说明:FIFO的宽度:也就是英文资料里常看到的THE WIDTH,它只的是FIFO一次读写操作的数据位,就像MCU有8位和16位,ARM 32位等等,本程序实现8位的FIFO功能,三位格雷码可表示8位的深度。-THE WIDTH of THE FIFO: namely information in English often see THE WIDTH, it is only a FIFO data read and write operat<刘伟> 在 2025-01-21 上传 | 大小:1kb | 下载:0
[VHDL编程] key_debuouce
说明:veriolg 按键消抖的程序,可以写成模块,后面直接调用-verilog key debounce<lxn> 在 2025-01-21 上传 | 大小:1kb | 下载:0
[VHDL编程] ASCII_PACKAGE
说明:ASCI package in VHDL for verilog implementation<SUPIN> 在 2025-01-21 上传 | 大小:1kb | 下载:0
[VHDL编程] SPI_verilog_veeRen
说明:serial peripheral interface using tx and rx<hr> 在 2025-01-21 上传 | 大小:1kb | 下载:0
[VHDL编程] E5_1_AskMod
说明:matlab仿真2ask和4ask.可观察信号的时域波形和频谱图。-Matlab simulation 2ask and 4ask. Can observe the signal time domain waveform and spectrum.<杨某人> 在 2025-01-21 上传 | 大小:1kb | 下载:0