[VHDL编程] Radix_4

说明：Verilog for radix algo
<kartik> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] Ram_test

说明：SRAM IS61LV64读写 经检验ok下载板子成功读写-SRAM IS61LV64 reader board successfully been tested ok download reader
<棠> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] LFSR

说明：Verilog code for an 8-bit LFSR
<baboy> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] vga

说明：一个简单的VGA小应用，实现功能是一个红色小方块，可以在屏幕上沿任意方向移动，如果碰到屏幕边缘，可以反弹回去。-A very easy VGA test case
<luyao> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] cdr

说明：数据时钟恢复，采样8倍率高频时钟进行数据时钟恢复。已通过Modelsim仿真-Data and clock recovery, sampling 8 times the rate of high frequency clock for clock and data recovery. Have been through the Modelsim simulation
<王明明> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] manchester_encoder

说明：曼切斯特码解码器verilog程序，已通过ModelSIM仿真，可用-Chester Verilog decoder procedures, has been through the ModelSIM simulation, the available
<王明明> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] piso_beha_tb

说明：parllel toserial out test bench
<pranav ette> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] priorityencodtest

说明：parity encoder test bench
<pranav ette> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] mod_n_counter_tb

说明：MODULO N COUNTER VHDL
<pranav ette> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] johnson_count_tb

说明：JHONSON COUNTER TEST BENCH
<pranav ette> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] d_ff_cout_tb

说明：D FLIP FLOP TEST BENCH
<pranav ette> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] ADC_handle

说明：针对ADC器件AD9226的数据采集处理流程，针对手册时序做的有效数据输出控制。Verilog HDL- ADC AD9226 data acquisition device for processing flow for the manual timing do valid data output control.Verilog HDL
<> 在 2025-01-21 上传 | 大小：1kb | 下载：0