[VHDL编程] fdiv

说明：频率计的一个模块，即分频器模块，提供的标准信号是48MHz 输出四个信号1Hz，10Hz， 100Hz，1KHz -Frequency of a module that divider module provides the standard signal 48MHz to output four signal of 1Hz, 10Hz, 100Hz, 1KHz
<李雪> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] latch

说明：频率计设计的一个模块，即锁存器，实现了对六位计数结果和溢出信号over的锁存功能 -Frequency meter design a module latch, the six count results and overflow signal over the latch function
<李雪> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] final

说明：频率计设计的各个模块连接的总程序，即把分频器、控制器、计数器、闸门控制、锁存器、显示器都连接起来，测试频率范围为：10Hz～100MHz 第一档：闸门时间为1S时，最大读数为999.999KHz 第二档：闸门时间为0.1S时，最大读数为9999.99KHz 第三档：闸门时间为0.01S时，最大读数为99999.9KHz。 用六位BCD七段数码管显示读数。-The various modules connected to
<李雪> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] sw_leds

说明：精简指令cpu设计，外扩电路设计，led开发板驱动-wb_sw_leds，opencore，risc cpu design。
<浮萍> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] 38yimaqiforep8c35

说明：38译码器，cyclone2ep2c35,altera公司，-38 decoder, cyclone2ep2c35, altera
<刘钊> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] me

说明：quartus软件编写的曼彻斯特编码的vhdl 源程序-the Quartus software development, Manchester encoding vhdl source
<liuliuliu> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] encoder_1553

说明：quartus软件编写，1553总线编码的程序-The quartus Software written in 1553 encoding program
<liuliuliu> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] decoder_1553

说明：quartus软件编写，1553总线解码程序，采用vhdl语言-the quartus software written 1553 bus decoding procedures, vhdl language
<liuliuliu> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_8_-bit_square

说明： VHDL program-Calculate an 8-bit number squre.
<mahsa> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_full_subtractor

说明：VHDL program_ A 4-bit subtractor by using 4 one-bit full-subtractor
<mahsa> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_32bit_full_adder

说明：VHDL code _32bit_full_adder
<mahsa> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] matrix_keyboard

说明：数码管显示4×4键盘矩阵按键 矩阵键盘对某一按键按下就在数码管显示一个数字-Digital display 44 keyboard matrix key
<好好好> 在 2024-11-20 上传 | 大小：1kb | 下载：0