[VHDL编程] div_f

说明：--学习分频原理，在LED上面显示出来。一亮一暗 --利用计数器分频，把50MHZ的频率变的更慢。我们眼睛可以分辨的出来。 --输出是1Hz-- Learning divider principle, above the LED display.- The use of counter divider light up a dark 50MHZ frequency becomes slower. Our eyes can dis
<lixiaolong> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] inout-vhdl

说明： c p u 读inout 端口的vhdl 程序-Read inout port vhdl program
<可新迪> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] mult32

说明：4-cycle 32bit-Multiplier that can be work in FPGA. Correct work is confirmed by SP605 FPGA from Xilinx.
<Masayuki Kimura> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] s_p2m_onechnl

说明：这是一个串转并的代码示例，将串行的数据转换为并行数据-This code example, a string transfer and the serial data is converted to parallel data
<李宁> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] p_s2m_onechnl

说明：这是一个并转串的代码示例，将并行的数据转换为串行数据-This is one and transferred to the string code example, the parallel data is converted into serial data
<李宁> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd

说明：这是一个用verilog写的LED的控制代码，其中主要是利用状态机的形式实现的-This is a verilog the write LED control code, which is realized in the form of state machine
<李宁> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] SEG

说明：采用DE2 实现数码管递增 VERILOG-Using DE2 achieve the digital pipe incremental VERILOG
<金纯> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] data_gen

说明：产生随机的prbs序列。用于receiver的测试。误码率的测试等待-Generates random prbs sequence. For receiver testing. BER test wait
<lexie> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] prbs

说明：verilog 格式的prbs数据。可以用于对发射机和接收机的误码率的测试-verilog format prbs data. Can be used for the testing of the transmitter and receiver BER
<lexie> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] myfir

说明：verilog编写的16阶升余弦滤波器 采用直接型结构实现 对方波进行滤波 输出波形 含testbench文件-order raised cosine filter verilog written 16 direct-type structure to achieve the other wave filtering the output waveform containing testbench file
<yangyang> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] ps_transfer

说明：verilog HDL语言编写的8位并串转换，使用状态机实现可综合-Using verilog HDL language realize parallel-to-serial conversion, using the state machine to achieve ，can comprehense
<hedy> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] mux2to1

说明：2路选择器 很好很使用的VHDL语言 能够快速的解决问题-2-way selector
<陈梦飞> 在 2024-11-20 上传 | 大小：1kb | 下载：0