[VHDL编程] FPGA

说明：HDTV视频内容创作的繁荣以及在带宽受限的广播信道环境中传送这些视频内容的方法，不断催生新的视频压缩标准和相关视频图像处理设备。-HDTV video content creation and prosperity as well as bandwidth-constrained environment of the broadcasting channel to send video content of these methods,
<chenqunqin> 在 2025-04-07 上传 | 大小：58kb | 下载：0

[VHDL编程] fifo-1117

说明：这是异步FIFO的VHDL实现代码，已经在FPGA上通过实践证明，运行状态良好-This is the asynchronous FIFO realize the VHDL code, the FPGA has been proved through practice, running in good condition
<杨宇> 在 2025-04-07 上传 | 大小：20kb | 下载：0

[VHDL编程] ditie

说明： 以一个完整的状态机来实现自动售票机的所有功能，这样设计较为方便 ，不用分片制作。 但缺点是实际功能会受到一些影响（器件选择上的问题）。 -To a complete state machine to realize automatic ticket vending machines all the features, so the design is more convenient, do not slice product
<zsb> 在 2025-04-07 上传 | 大小：16kb | 下载：0

[VHDL编程] fdct

说明：反余弦变换编码的verilog算法，经测试通过-Anti-cosine transform Verilog coding algorithm, tested through
<zsb> 在 2025-04-07 上传 | 大小：3kb | 下载：0

[VHDL编程] ro_cnt

说明：小型的计数器编码，采用verilog语言，经测试可通过-Small counter coding, the use of Verilog language, have been tested through
<zsb> 在 2025-04-07 上传 | 大小：1kb | 下载：0

[VHDL编程] MCU

说明：超声波测距传感器-如何DIY一个属于你的超声波测距传感器。-Ultrasonic Distance Measurement Sensor- How to DIY a part of your ultrasonic range finder.
<吴敏之> 在 2025-04-07 上传 | 大小：20kb | 下载：0

[VHDL编程] dctub11

说明：离散余弦变换的变换单元模块，verilog语言实现，并通过功能仿真-Discrete Cosine Transform transform modules, verilog language, and through functional simulation
<zsb> 在 2025-04-07 上传 | 大小：1kb | 下载：0

[VHDL编程] 16lift2vhdl

说明：这个是16层的电梯控制系统。现在给大家共享下，如果不好。请不要见笑。-This is a 16-story elevator control system. Now for everyone to share, if not good. Please do not stock.
<高建军> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] VGA_1024×768×85

说明：用verilog hdl实现的VGA显示彩条信号，其中包括VGA时序、竖彩条、横彩条、棋盘格-Using verilog hdl realize the VGA display color signals, including VGA timing, vertical color, Wang Cai, the checkerboard lattice
<华磊> 在 2025-04-07 上传 | 大小：440kb | 下载：0

[VHDL编程] fsk

说明：
<汪芸> 在 2025-04-07 上传 | 大小：200kb | 下载：0

[VHDL编程] modelsim6.0

说明：
<栋> 在 2025-04-07 上传 | 大小：379kb | 下载：0

[VHDL编程] MyCPU16

说明：16位cpu设计VHDL源码，其中包括alu，clock，memory等部分的设计-16 cpu design VHDL source code, including alu, clock, memory and other parts of the design
<孙冰> 在 2025-04-07 上传 | 大小：1.04mb | 下载：0