资源列表
[VHDL编程] Reuse-Methodology-Manual-Third-Edition
说明:进行SOC/IP 设计以及可重用设计的宝典书籍!是synopsys的一位牛牛写的! 主要以mentor和synopssy的设计工具为流程,讲述了SOC/IP可重用设计,验证设计的基本方法。 -For SOC/IP design and reusable design book books! A synopsys Niuniu is written! To mentor and synopssy the main design to<yuhl> 在 2024-11-15 上传 | 大小:4.35mb | 下载:1
[VHDL编程] i2c_master_slave_core_latest.tar
说明:IIC IP核,可以直接集成在SOPC中的(⊙o⊙)哦-基于Quartus II 可直接集成到SOPC,自定义II C IP核<zy> 在 2024-11-15 上传 | 大小:4.35mb | 下载:0
[VHDL编程] i2c_master_slave_core_latest.tar
说明:This design is Wishbone compatible I2C core. This core can work as I2C master as well as slave. VMM Test-bench is also available.<Andrey> 在 2024-11-15 上传 | 大小:4.35mb | 下载:0
[VHDL编程] i2c_master_slave_core_latest.tar
说明:i2c 控制器 verilog /vhdl 源码,敬请使用-i2c control VERILOG /VHDL SOURCE<陈成> 在 2024-11-15 上传 | 大小:4.35mb | 下载:0
[VHDL编程] Experiment04
说明:浮点数的除法器的Verilog 源代码,使用Quartus II开发环境编写,塞琳思的ISE可能打不开-floating-divider s Verilog codes,can be opened by Quartus and not by ISE<苏羽金> 在 2024-11-15 上传 | 大小:4.36mb | 下载:0
[VHDL编程] shuzizhong
说明:基于VHDL语言的数字钟,有元件例化,修改时钟功能 Quartus II平台-VHDL language based digital clock, there are component instantiation, modify clock function Quartus II platform<尜尜> 在 2024-11-15 上传 | 大小:4.35mb | 下载:0
[VHDL编程] 数字信号处理的FPGA实现-第三版-verilog源程序
说明:数字信号处理的FPGA实现, 包括了FPGA基础知识,浮点运算,信号处理的FIR FFT等,附录包含源代码(Digital signal processing FPGA implementation, including the basic knowledge of FPGA, floating point operations, signal processing FIR, FFT, etc., the appendix contai<btty > 在 2024-11-15 上传 | 大小:4.36mb | 下载:0
[VHDL编程] VHDL 101 Everything you need to Know
说明:VHDL 101 Everything you need to Know.rar<commando > 在 2024-11-15 上传 | 大小:4.35mb | 下载:0