[VHDL编程] VGA_Interface_Experiment

说明：BJ-EPM240V2实验例程以及说明文档实验之七VGA接口实验-BJ-EPM240V2 experimental test routines as well as documentation of the seven experimental VGA interface
<王建毅> 在 2024-11-18 上传 | 大小：2.69mb | 下载：0

[VHDL编程] gtp

说明：一个可以使用的RocketI/O开发实例。基于Xilinx FPGA Virtex5平台。-One can use RocketI/O development example. Based on Xilinx FPGA Virtex5 platform.
<lyd> 在 2024-11-18 上传 | 大小：2.69mb | 下载：0

[VHDL编程] SDRAM-control

说明：SDRAM控制器的Verilog源代码，主要用于SDR-SDRAM-SDRAM controller
<金文超> 在 2024-11-18 上传 | 大小：2.69mb | 下载：0

[VHDL编程] controller-design-of-sdram-

说明：基于FPGA对sdram控制器的设计（VERILOG语言）-FPGA-based controller design of sdram (VERILOG language)
<黄飞> 在 2024-11-18 上传 | 大小：2.69mb | 下载：0

[VHDL编程] 3dianti

说明：用Verilog实现模拟三层电梯控制，包括上行、下行、停止、开关门等效果。-Using Verilog to realize simulation of three layer elevator control, including the uplink, downlink, stop, switch door effect.
<色素> 在 2024-11-18 上传 | 大小：2.69mb | 下载：0

[VHDL编程] Syn_FIFO

说明：基于Actel公司的开发平台，verilog实现同步fifo设计-Double port ROM verilog realization, based on the development of the Actel development platform based on Actel company development platform, verilog simultaneous fifo design
<林鸿海> 在 2024-11-18 上传 | 大小：2.69mb | 下载：0

[VHDL编程] tutorial1

说明：Example of VHDL. How to start with VHDL concepts.
<japi> 在 2024-11-18 上传 | 大小：2.69mb | 下载：0

[VHDL编程] FPGA-SRC

说明：用于DSP+FPGA开发系统，可用于采集一帧图像并控制SRAM、SDRAM数据存取。-Used in DSP+ FPGA development system, to capture an image and control the SRAM, SDRAM data access.
<李雷> 在 2024-11-18 上传 | 大小：2.7mb | 下载：0

[VHDL编程] Crossover-design

说明：在Altera DE2-70的开发板上实现分频计设计。-In the Altera DE2-70 development board to achieve crossover meter designs.
<柴贤臣> 在 2024-11-18 上传 | 大小：2.69mb | 下载：0

[VHDL编程] VerifMeSystemVerilog

说明：System verilog的一本英文资料书，介绍了system verilog的语法，使用方法，以及如何验证-System verilog of a book information in English, introduced the system verilog syntax, usage, and how to verify
<刘鑫> 在 2024-11-18 上传 | 大小：2.69mb | 下载：0

[VHDL编程] Chip_74164

说明：用Verilog语言描述了一款简单逻辑芯片的功能：74164-TTL八位串行入、并行输出移位寄存器-use Verilog to describe a simple chip 74164 with 8-Bit Serial In/Parallel Out Shift Registers
<WangYibin> 在 2024-11-18 上传 | 大小：2.7mb | 下载：1

[VHDL编程] sp6_UART_TEST

说明：sparant6工程， UART loopback测试实例，接收PC端发送的UART数据，原数据返回给PC端，即loopback功能。 -The project of sparant6，UART loopback test example, the receiving UART sends data PC, the original data back to the PC side, the loopback unction.
<lyg> 在 2024-11-18 上传 | 大小：2.69mb | 下载：0