资源列表
[VHDL编程] JTAGFPGAElektor052007
说明:VHDL universal interface<eco123u> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0
[VHDL编程] Timer_sigtap
说明:用Verilog HDL语言写一个计时器。其实就是在计数器的时钟输入端输入一个固定频率的时钟-Verilog HDL language used to write a timer. Is actually counter clock input of a fixed frequency clock input<sunying> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0
[VHDL编程] Duoyewu1202
说明:16路视音频光端机源代码,带开关量,RS485,E1等多业务光端机-16 Optical audio source code, with the switch, RS485, E1, etc. Optical Multiservice<周敏南> 在 2024-11-18 上传 | 大小:2.67mb | 下载:1
[VHDL编程] FPGADM9000AVerilog
说明:FPGA控制DM9000A进行以太网数据收发的Verilog实现-FPGA control DM9000A Ethernet data transceiver Verilog realize<飞翔> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0
[VHDL编程] dm9000a_init
说明:在QUARTUS开发环境下的,verilog实现dm9000a的初始化-In QUARTUS development environment, verilog realize dm9000a initialization<孟晗> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0
[VHDL编程] pg007_srio_gen2
说明:FPGA手册,xilinx 的srio官方手册,仔细阅读(FPGA manual, Xilinx sRIO official manual, read carefully)<ck1993 > 在 2024-11-18 上传 | 大小:2.67mb | 下载:0