资源列表

« 1 2 ... .67 .68 .69 .70 .71 3772.73 .74 .75 .76 .77 ... 4311 »

[VHDL编程JTAGFPGAElektor052007

说明:VHDL universal interface
<eco123u> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0

[VHDL编程duoxiang

说明:多相滤波器的FPGA实现结构,基于QuartusII8.1实现-Polyphase filter FPGA implementation structure to achieve based on QuartusII8.1
<hp> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0

[VHDL编程Timer_sigtap

说明:用Verilog HDL语言写一个计时器。其实就是在计数器的时钟输入端输入一个固定频率的时钟-Verilog HDL language used to write a timer. Is actually counter clock input of a fixed frequency clock input
<sunying> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0

[VHDL编程EDA

说明:VHDL完成计价器,模拟出租车正常加速,暂停,停止等状态,在加速,暂停,开始,停止均有提示灯表示,起步7.5元,超过3公里2.2/km,超过20元,每公里3.3-VHDL complete meter, analog taxi normal speed, pause, stop and other states, in acceleration, pause, start, stop lights that are prompt, st
<zcfirst> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0

[VHDL编程Duoyewu1202

说明:16路视音频光端机源代码,带开关量,RS485,E1等多业务光端机-16 Optical audio source code, with the switch, RS485, E1, etc. Optical Multiservice
<周敏南> 在 2024-11-18 上传 | 大小:2.67mb | 下载:1

[VHDL编程FPGADM9000AVerilog

说明:FPGA控制DM9000A进行以太网数据收发的Verilog实现-FPGA control DM9000A Ethernet data transceiver Verilog realize
<飞翔> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0

[VHDL编程DDS

说明:基于FPGA的数字信号合成器(DDS),采用VHDL语言编写,能够实现正弦波、三角波、方波、锯齿波这四种波形的产生。 提示:最后输出的模块是串行DA,可根据具体情况更改驱动。-Digital synthesizer (DDS) based on FPGA, using VHDL language, to achieve sine wave, triangle wave, square wave, sawtooth waveform
<康二栋> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0

[VHDL编程DDS

说明:基于FPGA的用VHdl硬件语言实现的直接数字合成(DDS)。-FPGA hardware with VHdl of DDS-based language.
<赵子龙> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0

[VHDL编程AD_IIR_DA

说明: 该工程是信号经过ADS8326采集后,经过一个10阶带通IIR滤波器后,再经过10阶的带阻IIR滤波器,最后经过tlv5638输出。也可以选择信号经过AD采集后,直接送到DA输出。-The project is the signal after the ADS8326 collection, after a 10-order bandpass IIR filter, and then after 10 order bandstop I
<machenxu> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0

[VHDL编程dm9000a_init

说明:在QUARTUS开发环境下的,verilog实现dm9000a的初始化-In QUARTUS development environment, verilog realize dm9000a initialization
<孟晗> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0

[VHDL编程Lab1

说明:Solution Lab1_Part1 FPGA
<nguyenlean> 在 2024-11-18 上传 | 大小:2.67mb | 下载:0

[VHDL编程pg007_srio_gen2

说明:FPGA手册,xilinx 的srio官方手册,仔细阅读(FPGA manual, Xilinx sRIO official manual, read carefully)
<ck1993 > 在 2024-11-18 上传 | 大小:2.67mb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 3772.73 .74 .75 .76 .77 ... 4311 »

源码中国 www.ymcn.org