资源列表
[VHDL编程] Verilog_for_FIFO
说明:利用Verilog语言进行FIFO设计,在FPGA中实现32X8FIFO功能-FIFO using Verilog language design, in the FPGA to achieve 32X8FIFO function<sky> 在 2024-11-18 上传 | 大小:171kb | 下载:0
[VHDL编程] x1Altera_uart_VHDL
说明:经典UART程序,通用异步收发器设计的vhdl语言,帮助大家学习UART知识-UART classical procedures, UART VHDL design language, to help everyone study UART knowledge<xzq> 在 2024-11-18 上传 | 大小:11kb | 下载:0
[VHDL编程] x2uart-all
说明:适用异步收发器设计的vhdl语言,是学习UART知识的好例程-Asynchronous Receiver Transmitter apply VHDL design language, are a good knowledge of study UART routines<xzq> 在 2024-11-18 上传 | 大小:6kb | 下载:0
[VHDL编程] master_verilogHDL
说明:< 精通VerilogHDL IC设计核心技术实例详解>>一书的附录源代码。-< < Proficient in core technology VerilogHDL IC design examples explain> > Appendix 1 of the book source code.<李德胜> 在 2024-11-18 上传 | 大小:509kb | 下载:0
[VHDL编程] AlteraSDR-SDRAM
说明:Altera 官方提供的SDRAM控制器,verilog的-SDRAM controller provided by Altera in Verilog HDL<machenghai> 在 2024-11-18 上传 | 大小:792kb | 下载:0
[VHDL编程] daout-Sine-wave
说明:正弦波的vhdl输出,使用VHDL编写的,已经通过调试-Sine wave output of the VHDL, the use of VHDL prepared already through debugging<zhang> 在 2024-11-18 上传 | 大小:572kb | 下载:0
[VHDL编程] sata_device_model
说明:sata_device_model,对做硬盘控制器的朋友有帮助-sata_device_model, to make the hard disk controller has a friend help<磊> 在 2024-11-18 上传 | 大小:16.61mb | 下载:0
[VHDL编程] 32-bit_multiplier_model
说明:32-bit_multiplier_model程序,可以直接拿来使用-32-bit_multiplier_model procedures, can be directly used to use<磊> 在 2024-11-18 上传 | 大小:2kb | 下载:0