资源列表

« 1 2 ... .69 .70 .71 .72 .73 3774.75 .76 .77 .78 .79 ... 4311 »

[VHDL编程Verilog_for_FIFO

说明:利用Verilog语言进行FIFO设计,在FPGA中实现32X8FIFO功能-FIFO using Verilog language design, in the FPGA to achieve 32X8FIFO function
<sky> 在 2024-11-18 上传 | 大小:171kb | 下载:0

[VHDL编程x1Altera_uart_VHDL

说明:经典UART程序,通用异步收发器设计的vhdl语言,帮助大家学习UART知识-UART classical procedures, UART VHDL design language, to help everyone study UART knowledge
<xzq> 在 2024-11-18 上传 | 大小:11kb | 下载:0

[VHDL编程x2uart-all

说明:适用异步收发器设计的vhdl语言,是学习UART知识的好例程-Asynchronous Receiver Transmitter apply VHDL design language, are a good knowledge of study UART routines
<xzq> 在 2024-11-18 上传 | 大小:6kb | 下载:0

[VHDL编程x3uart

说明:学习UART知识,经典UART程序,通用异步收发器设计的vhdl语言-UART study of knowledge, classical UART procedures, UART VHDL design language
<xzq> 在 2024-11-18 上传 | 大小:4.86mb | 下载:0

[VHDL编程68K_ebiu

说明:It contains a vhdl descr iption of the external bus interface unit for 68000 processor. currently only read and write cycle are supported
<Pankaj> 在 2024-11-18 上传 | 大小:3kb | 下载:0

[VHDL编程master_verilogHDL

说明:< 精通VerilogHDL IC设计核心技术实例详解>>一书的附录源代码。-< < Proficient in core technology VerilogHDL IC design examples explain> > Appendix 1 of the book source code.
<李德胜> 在 2024-11-18 上传 | 大小:509kb | 下载:0

[VHDL编程AlteraSDR-SDRAM

说明:Altera 官方提供的SDRAM控制器,verilog的-SDRAM controller provided by Altera in Verilog HDL
<machenghai> 在 2024-11-18 上传 | 大小:792kb | 下载:0

[VHDL编程daout-Sine-wave

说明:正弦波的vhdl输出,使用VHDL编写的,已经通过调试-Sine wave output of the VHDL, the use of VHDL prepared already through debugging
<zhang> 在 2024-11-18 上传 | 大小:572kb | 下载:0

[VHDL编程ARM7_core

说明:ARM7内核,vhdl源码形式,不可多的的好东西。-ARM7 core, vhdl source code form, not the many good things.
<guodelei> 在 2024-11-18 上传 | 大小:69kb | 下载:0

[VHDL编程sata_device_model

说明:sata_device_model,对做硬盘控制器的朋友有帮助-sata_device_model, to make the hard disk controller has a friend help
<> 在 2024-11-18 上传 | 大小:16.61mb | 下载:0

[VHDL编程32-bit_multiplier_model

说明:32-bit_multiplier_model程序,可以直接拿来使用-32-bit_multiplier_model procedures, can be directly used to use
<> 在 2024-11-18 上传 | 大小:2kb | 下载:0

[VHDL编程sin

说明:用Verilog语言在FPGA内实现一256个采样点的正弦波,已尝试,挺好用的-Verilog language used in the FPGA to achieve one of the 256 sampling points sine wave, I have already tried it, very useful~ ~ ~
<> 在 2024-11-18 上传 | 大小:102kb | 下载:0
« 1 2 ... .69 .70 .71 .72 .73 3774.75 .76 .77 .78 .79 ... 4311 »

源码中国 www.ymcn.org