资源列表

« 1 2 ... .74 .75 .76 .77 .78 3779.80 .81 .82 .83 .84 ... 4311 »

[VHDL编程vhdl

说明:麻省理工学院电子设计实验教程,带详细教学步骤-Massachusetts Institute of Technology experimental electronic design tutorials, with detailed teaching steps
<牟春晓> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程edk

说明:EDK, 文件说明 EDK使用方法 etc-edk
<laurie> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程spram

说明:基于altera fpga 的单口ram ip核的应用实例,包含整个工程和moselsim仿真,数据,写使能,地址都是用模块来产生的。-Altera fpga single port ram the ip core application instance, contains the entire engineering and moselsim of simulation data, Write Enable, addresses
<> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程b1

说明:FPGA实现LVDS信号输出,可输出所需要的RGB等画面,LVDS是单通道输出-FPGA achieve LVDS output
<张洲> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程FSK

说明:推荐一个FSK解调工程,用Actel FPGA 实现的比较通用,VHDL 源代码。-Recommended Actel FPGA implementation FSK demodulator engineering, more generic, VHDL realization.
<DAFEI> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程Experiment09

说明:verilog语言编写的FPGA驱动VGA的程序,经过测试-FPGA using verilog language VGA driver program, using the development platform for quartus 11.0
<李巍> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程robot

说明:fifo接收并口数据并转换为6路脉冲发送-fifo received and converted to parallel data transmission 6-channel pulse
<斯隆> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程DUO

说明:VHDL程序,关于电子琴的自动播放,非常有用-VHDL program automatically play on the keyboard is very useful
<songrq> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程waveled

说明:verilog实现流水灯功能:从左到右,然后从右到左,中间到两边,包含验证图代码、文档具体描述-verilog to achieve water lights function: left to right, then right to left, in the middle to both sides, including the verification FIG code, documentation, detailed desc
<张杰> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程Chip_74HC595

说明:用Verilog描述了一款简单逻辑芯片74HC595的功能该芯片功能为:带输出锁存的8位移位寄存器-use the verilog to describe a simple chip 74HC595 with 8-Bit Serial-In, Parallel-Out Shift Reg and High-Current 3-State Outputs Reg
<WangYibin> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程spram

说明:verilog编写的spram,包含顶层模块,控制模块和spram本体,其中spram为Altera提供的ip核,已在quartus 16上运行通过(Verilog written in spram, including the top-level module, control module and spram ontology, where spram is the IP kernel provided by Altera, has
<keykai > 在 2024-11-18 上传 | 大小:2.73mb | 下载:0

[VHDL编程task1-2

说明:通过程序点亮LED灯,程序控制简单,还可以一次做成流水灯(LED lights can be lit by programs, and the program control is simple, and the water lamp can be made at a time.)
<小丶谷> 在 2024-11-18 上传 | 大小:2.73mb | 下载:0
« 1 2 ... .74 .75 .76 .77 .78 3779.80 .81 .82 .83 .84 ... 4311 »

源码中国 www.ymcn.org