[VHDL编程] training

说明：集成电路培训资料，包括CMOS集成电路基础知识和UNIX操作系统等，是ppt格式的。-IC training materials, including CMOS IC basic knowledge and the UNIX operating system. yes ppt format.
<刘有耀> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] hgb_pci_host

说明：内有一PCI 主 和PCI从，PCI TARGET 都是公开代码的，是工程文件，有仿真工程，使用说明。觉得好的就推荐一下。 本PCI_HOST目前支持： 1、 对目标PCI_T进行配置； 2、 对目标进行单周期读写； 3、 可以工作在33MHZ和66MHZ 4、 支持目标跟不上时插入最长10时钟的等待。 ALTERA的PCI竟然收费的！！！软件里面调试仿真了半天，终于调通了，到了下载就突然弹出窗口说包含了有限制
<> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] graphicsaccelerator_latest.tar

说明：Graphics accelerator
<Manoj> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] caitiao

说明：运用VHDL，Verilog语言编写的实现显示器显示彩条的硬件控制系统，下载到Virtex2Pro实验板FPGA上，外接显示器即可，相当于一个简单的显示卡驱动程序，不过是用纯硬件实现的-The use of VHDL, Verilog language to achieve color display of the hardware control system, downloaded to the FPGA board Virtex2
<王瑞> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] LCD

说明：lcd显示屏的新操作方法，可以实现多功能的控制，程序更方便-lcd display new methods of operation, multi-function control can be achieved, the program more convenient! ! ! !
<gaoyan> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] Based-FPGA-digital-clock-design

说明：基于FPGA的数字时钟设计，这里是我做的一个电子时钟，大家可以借鉴一下！-Based FPGA digital clock design
<白瑞峰> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] taxi

说明：基于顶层模块用Verilog HDL设计的出租车计费系统，4位精度-Based on the top module use Verilog HDL design taxi billing system, four accuracy
<*宇> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] Verilog-Elite-book

说明：verilog hdl 编程实例及说明, 很好的初学者参考资料, 希望有所帮助.-the verilog hdl Programming examples and descr iptions
<gxw> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] Experiment23

说明：该段代码给移植到黑金DB2C5开发板上面的数码管及RTC系统verilog代码，已经经过实验验证。-The sections of the code to be ported to the digital tube the black gold DB2C5 development board above and RTC System Verilog code has been experimentally validated.
<杨杨> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] sdram_ctrl

说明：基于FPGA的SDRAM接口控制器模块设计程序-FPGA-based SDRAM controller module design
<jiabaoqi> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] sin_en

说明：DDS 由相位增量器，相位累加器，量化器以及正余弦查找表四部分组成。 相位累加器每一周期会累加上固定的相位值，然后从查找表中找到对应的数值。-DDS by the phase increment, phase accumulator, quantizer and sine and cosine lookup table of four parts. The phase accumulator accumulates a fixe
<panda> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0

[VHDL编程] 秒表

说明：秒表,vga显示，可修改时间，可设置闹钟(The stopwatch, VGA display, can modify the time, can set the alarm clock)
<小二郎儿> 在 2024-11-19 上传 | 大小：2.59mb | 下载：0