[VHDL编程] rs422

说明：程序将通过rs422接口传进来的16bit数据转成串行输出的数据-Program will pass through the rs422 interface 16bit data transfer incoming data into a serial output
<徐琪> 在 2024-10-15 上传 | 大小：2693120 | 下载：0

[VHDL编程] p8fft

说明：8点位数可变FFT算法的VHDL语言 已通过quartusii编译仿真-8-digit variable FFT algorithm VHDL, simulation has been compiled by quartusii
<justin> 在 2024-10-15 上传 | 大小：2694144 | 下载：0

[VHDL编程] ISE_lab17

说明：VHDL语言实现正选信号发生器，并仿真验证的源程序及代码-VHDL language is selected signal generator, and simulation and verification of the source code
<kwdx> 在 2024-10-15 上传 | 大小：2691072 | 下载：0

[VHDL编程] DE2_115_SD_Card_Audio_Player

说明：DE2-115开发板上可用的SD卡音频播放程序，代码亲测调试通过，开发环境使用QT2-The DE2-115 development board available SD card audio player, code pro-test through debugging, development environment QT2
<杨平平> 在 2024-10-15 上传 | 大小：2697216 | 下载：0

[VHDL编程] ISE_lab17_sinsignal

说明：正弦信号发生器，excd-1竞赛开发学习板上实现 逻辑比较清晰-sin signal generator
<alex> 在 2024-10-15 上传 | 大小：2691072 | 下载：0

[VHDL编程] ISE_lab17

说明：FPGA experimental program xilinx company s previous software -FPGA experimental program xilinx company s previous software
<郑> 在 2024-10-15 上传 | 大小：2691072 | 下载：0

[VHDL编程] Embedded_Design_SW

说明：Embedded_Design_SW与Embedded_Design_HW配套, 是学习FPGA嵌入式软件参考程序，源自xilinx，权威易懂 -Embedded_Design_SW and Embedded_Design_HW facilities, Learn FPGA embedded software reference program, xilinx, authoritative and easy to und
<jiluping> 在 2024-10-15 上传 | 大小：2695168 | 下载：0

[VHDL编程] cepincexiang

说明：基于FPGA的频率计，能在数码管上显示频率 相位等信息，-FPGA-based frequency counter, frequency and phase information can be displayed on the LED,
<熊小卡> 在 2024-10-15 上传 | 大小：2695168 | 下载：0

[VHDL编程] VERILOG-Simulation

说明：This VERILOG simulation example shows a 16 bit group ripple adder circuit for FPGA. The netlabel is used to split 16 bit bus to four 4 bit bus and connect them to four 4 bit adder. The result is joined to a 16 bit bus us
<Raz> 在 2024-10-15 上传 | 大小：2692096 | 下载：0

[VHDL编程] Z-turn-examples-master

说明：# Z-turn-examples The repository with my simple Z-turn examples, to be used as templates for more serious projects. Please note, that the Buildroot configuration in my designs sets the root password to "test&quo
<forestmeng > 在 2024-10-15 上传 | 大小：2698240 | 下载：0

[VHDL编程] VGA_to_DVI

说明：采用Verilog语言将VGA视频信号转化成DVI视频信号，实现视频信号的转化(Using Verilog language to transform VGA video signal into DVI video signal and realize the transformation of video signal)
<天威浩荡> 在 2024-10-15 上传 | 大小：2697216 | 下载：0

[VHDL编程] Transmit_subsystem-master

说明：千兆以太网的相关资料，包括相关的一些测试文件(Gigabit Ethernet related information)
<黑加仑kiskis> 在 2024-10-15 上传 | 大小：2694144 | 下载：0