资源列表

« 1 2 ... .56 .57 .58 .59 .60 3761.62 .63 .64 .65 .66 ... 4311 »

[VHDL编程i2c.tar

说明:是个I2C软核,使用verilog和vhdl实现的,含有testbench。-this is soft core of I2C in verilog rtl and VHDL.
<杨力> 在 2024-10-15 上传 | 大小:702464 | 下载:0

[VHDL编程200632610274783742

说明:常用VHDL程序,包括27个程序,详情见附件 ,详情见附件-VHDL common procedures, including 27 procedures, as detailed in attachment, as detailed in attachment, as detailed in annex
<danawa> 在 2024-10-15 上传 | 大小:1278976 | 下载:0

[VHDL编程jiaotongdeng

说明:交通灯控制系统VHDL源码,用VHDL语言、MAXPLUS2环境设计实现-VHDL core
<DAVID> 在 2024-10-15 上传 | 大小:401408 | 下载:0

[VHDL编程jisuanqi

说明:用VHDL语言实现通用计算器设计,MUXPLUS2软件仿真验证-Implementation using VHDL language design generic calculator, MUXPLUS2 software simulation to verify
<DAVID> 在 2024-10-15 上传 | 大小:1067008 | 下载:1

[VHDL编程pinlvji

说明:频率计程序设计与仿真验证,基于VHDL语言-Cymometer process design and simulation verification, based on the VHDL language
<DAVID> 在 2024-10-15 上传 | 大小:100352 | 下载:0

[VHDL编程Virtex-5family

说明:Virtex™ -5 系列提供 FPGA 市场中最新最强大的功能。Virtex-5 系列采用第二代 ASMBL™ (高级硅片组合模块)列式架构, 包含四种截然不同的平台(子系列),比此前任何 FPGA 系列提供的选择范围都大。每种平台都包含不同的功能配比,以满 足诸多高级逻辑设计的需求。-Virtex ™ -5 family provides the latest FPGA market, the most
<高超> 在 2024-10-15 上传 | 大小:277504 | 下载:0

[VHDL编程dianzizhong

说明:电子时钟程序设计与仿真验证,VHDL语言-Clock Electronics Design and Simulation, VHDL language
<DAVID> 在 2024-10-15 上传 | 大小:59392 | 下载:0

[VHDL编程diantikongzhi

说明:电梯控制器程序设计与仿真验证,VHDL语言-Elevator controller design and simulation verification, VHDL language
<DAVID> 在 2024-10-15 上传 | 大小:162816 | 下载:0

[VHDL编程unicntr

说明:通用寄存器,可以双向计数存储,模式通过三位比特数据进行控制-General registers, can be bi-directional counting storage, mode of data through the three-bit control
<份基金> 在 2024-10-15 上传 | 大小:1024 | 下载:0

[VHDL编程verilog_tech

说明: 本文介绍Verilog HDL语言的发展历史和它的主要能力。并对各种使用进行详细讲解。-This article describes the development of Verilog HDL language and its history, the primary capacity. And explain in detail the various use.
<陈建> 在 2024-10-15 上传 | 大小:12508160 | 下载:0

[VHDL编程mini-uart

说明:Verilog实现mini-uart,代码经过FPEG验证,含文档及流程图。-Verilog implementation mini-uart, code FPEG After verification, including documentation and flow chart.
<serein> 在 2024-10-15 上传 | 大小:253952 | 下载:0

[VHDL编程UART

说明:简单的uart状态机的编写,作为课程设计的资料,适于入门-UART simple state machine to prepare, as a curriculum design information, suitable for entry-
<李欣> 在 2024-10-15 上传 | 大小:587776 | 下载:0
« 1 2 ... .56 .57 .58 .59 .60 3761.62 .63 .64 .65 .66 ... 4311 »

源码中国 www.ymcn.org