[VHDL编程] VGAVGA

说明：利用VERILOG编写的基于XILINX的SPARTAN板的VGA接口显示程序-Verilog prepared using the SPARTAN-based XILINX board VGA Interface display program
<leestar> 在 2025-01-17 上传 | 大小：2mb | 下载：0

[VHDL编程] fifotop

说明：基于FPGA编写的VHDL语言，FIFO代码程序。 程序完整。-VHDL-based FPGA written language, FIFO procedure code. Complete the procedure.
<李芳> 在 2025-01-17 上传 | 大小：2mb | 下载：0

[VHDL编程] nco11000

说明：实现输入一正弦波和噪声的叠加，介绍详细欢迎下载-The input of a superposition of sine wave and noise introduced in detail
<小黑豆> 在 2025-01-17 上传 | 大小：2mb | 下载：0

[VHDL编程] EET3350Lec14_shiftRegs

说明：EET 3350 Digital Systems Design.A register is a digital circuit with two basic functions: Data Storage and Data Movement A shift register provides the data movement function A shift register “shifts” its output once
<司马大方> 在 2025-01-17 上传 | 大小：2.01mb | 下载：0

[VHDL编程] XST-User-Guide

说明：在Xilinx FPGA环境下，所有涉及的高级Verilog语言的语法都有讲到，还附有例子程序-In the Xilinx FPGA environment, all involved have a high-level Verilog language syntax mentioned, but also with an example program
<吴言> 在 2025-01-17 上传 | 大小：2.01mb | 下载：0

[VHDL编程] F2808Drivers

说明：F2808各模块驱动例程，包括SCI、SPI、PWM、I2C、ECAN-F2808 each module driver routines, including SCI, SPI, the PWM, I2C, ECAN and
<hong_wt> 在 2025-01-17 上传 | 大小：2mb | 下载：0

[VHDL编程] OpenRISC-GRAPHIC-ACCELERATOR.tar

说明：OpenRISC GRAPHIC ACCELERATOR, wonderfull efects
<d4rkin9> 在 2025-01-17 上传 | 大小：2mb | 下载：0

[VHDL编程] fp_prj

说明：这是自己编写的一个流水灯程序 通过修改cs的值可实现方向的翻转 但是没有接入案件功能 需要的同学可自行添加 使用quartus12编译 modelsim10.1仿真-This is a program I have written a light water can be achieved by modifying the value of cs direction flip but no access cases feature re
<李之如> 在 2025-01-17 上传 | 大小：2.01mb | 下载：0

[VHDL编程] FPGA

说明：FPGA开发技术相关资料，可以提供给新手，中手用来进行相关内容的加深学习。-FPGA development technology-related information can be provided to the novice, the hand used to deepen the study of relevant content.
<Dongbing> 在 2025-01-17 上传 | 大小：2mb | 下载：0

[VHDL编程] music

说明：在FPGA平台上Verilog实现简易电子琴功能，可直接用Quartus下载到板上运行。-A simple electronic organ function
<刘昊> 在 2025-01-17 上传 | 大小：2.01mb | 下载：1

[VHDL编程] Exemple_1_Clock_24

说明：vhdl code for 24 clok with some options hope u will like it vhdl code for 24 clok with some options hope u will like it vhdl code for 24 clok with some options hope u will like it -vhdl code for 24 clok with some
<bil> 在 2025-01-17 上传 | 大小：2mb | 下载：0

[VHDL编程] PLL_1

说明：Phase lock loop generation for vhdl (DE2 board)
<chow> 在 2025-01-17 上传 | 大小：2mb | 下载：0