资源列表

« 1 2 ... .62 .63 .64 .65 .66 3667.68 .69 .70 .71 .72 ... 4311 »

[VHDL编程cpuTerminate

说明:用VHDL 编写的一个16位的cpu 设计方案,可以执行8条指令。-use VHDL to prepare a 16 cpu design of the program, the implementation of eight instructions.
<宋文强> 在 2024-11-20 上传 | 大小:2.01mb | 下载:1

[VHDL编程ofdm_sch

说明:GPRS是通用分组无线业务(General Packet Radio Service)的简称,它突破了GSM网只能提供电路交换的思维方式,只通过增加相应的功能实体和对现有的基站系统进行部分改造来实现分组交换,这种改造的投入相对来说并不大,但得到的用户数据速率却相当可观。本实例教授大家GPRS基础知识。-GPRS is General Packet Radio Service (General Packet Radio Service)
<joe> 在 2024-11-20 上传 | 大小:2.01mb | 下载:0

[VHDL编程ofdm

说明:正交频分复用的硬件描述语言实现,atera环境-Orthogonal frequency division multiplexing realize the hardware descr iption language, atera environment
<王强强> 在 2024-11-20 上传 | 大小:2.01mb | 下载:0

[VHDL编程Nios_II_timer

说明: 本源码为Nios II的开发示例,主要演示Nios II的定时中断器的应用。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of an example, the main demonstration Nios II interrupt timing device applications. De
<huangshengqun> 在 2024-11-20 上传 | 大小:2.01mb | 下载:0

[VHDL编程perjoko_ting_ting

说明:Simple Microprocessor built with XILINX ISE
<matsuri> 在 2024-11-20 上传 | 大小:2.01mb | 下载:0

[VHDL编程yt7132_clock

说明:用VHDL语言编写的12/24小时时钟,利用EDA系统软件QuartusII环境下基于FPGA/CPLD的数字系统设计方法-VHDL language with the 12/24 hour clock, the use of EDA software QuartusII environment based on FPGA/CPLD design of digital system
<Cherry> 在 2024-11-20 上传 | 大小:2.01mb | 下载:0

[VHDL编程CPLD_example

说明:安徽零零电子的LPLD例程-Routine electronic LPLD Anhui Page
<夏卫忠> 在 2024-11-20 上传 | 大小:2.01mb | 下载:0

[VHDL编程verilog

说明:波形发生器,产生4种波形,能够自己手动转换,并能调节输出频率-Waveform generator to produce four kinds of waveforms that can convert your manual, and can adjust the output frequency
<房龙> 在 2024-11-20 上传 | 大小:2.01mb | 下载:0

[VHDL编程SlaveFIFO

说明:usb大全,第十八章实现slave FIFO数据传输的上位机程序源代码-usb Daquan, Chapter XVIII achieve slave FIFO data transfer PC source code
<王学维> 在 2024-11-20 上传 | 大小:2.01mb | 下载:0

[VHDL编程dds

说明:已实际测试 FPGA 实现 DDS程序-FPGA DDS
<熊小卡> 在 2024-11-20 上传 | 大小:2.01mb | 下载:0

[VHDL编程ML605_LED

说明:ML605_LED 用Verilog HDL编写的LED闪烁的程序,很简单-ML605 LCD Verilog HDL prepared with flashing LED program, very simple
<wangjiali> 在 2024-11-20 上传 | 大小:2.01mb | 下载:0

[VHDL编程Dm9000aep_Protocol

说明:基于DM9000AEP的网络协议,Dm9000aep_Protocol.v(DM9000AEP based network protocol,Dm9000aep_Protocol.v)
<占伤感 > 在 2024-11-20 上传 | 大小:2.01mb | 下载:0
« 1 2 ... .62 .63 .64 .65 .66 3667.68 .69 .70 .71 .72 ... 4311 »

源码中国 www.ymcn.org