[VHDL编程] dct_at_vlsi

说明：有用_二维离散余弦变换的VLSI实现及IP软核设计-_ Useful two-dimensional discrete cosine transform and the VLSI realization of IP soft-core design
<小金> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] bid_shift_reg

说明：VHDL语言编写，实现双向移位寄存器功能，在MAX+plus软件下实现-VHDL language to achieve bi-directional shift register function MAX+ Plus software to achieve
<画眉> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] VHDL_FINAL

说明：附檔有詳盡的源碼與輸入輸出說明，包含模擬圖形與流程圖-Attached file has a detailed descr iption of source code and input and output, including analog graphics and flow charts
<呂偉民> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] calibre_drc_lvs_data_2006.3.tar

说明：Calibre DRC and LVS labs.
<EE_grad> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] scrube

说明：基于NIOSii的绘图板，在友晶提供的液晶屏上显示如同WINDOWS的界面，并同其绘图操作-Based NIOSii drawing board, the Friends of the crystal to provide the LCD screen on the display as the WINDOWS interface, with its drawing operations
<zhangmeng> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] Controller

说明：Bidirection Counter for an Motor control application
<Umesh Lokhande> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] AHB_to_Wishbone_Verilog

说明：该源代码包是AHB总线到Wishbone总线的交接器，包括以下4个部分：RTL源代码，测试平台，软件测试程序，说明文档。-This source package is the AHB bus to Wishbone bus bridge(wrapper).It has the following 4 parts: RTL codes, testbench, software simulating files, help document
<jinjin> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] da_fir

说明：分布式fir的实现 有源程序 可以自己修改 实现自己描述的功能-Implementation of a source distributed fir can modify the function to achieve their descr iption
<wang> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] VerilogHDL

说明：《设计与验证：VerilogHDL》的配套源代码，有丰富的例子，有利于初学者使用-Design and Verification: Verilog HDL "supporting source code, a wealth of examples, for beginners
<zhuwen> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] juzhenjianpan

说明：基于FPGA，在quartus上，用WHDL语言和原理图设计的矩阵键盘显示电路。完整项目。-Based on FPGA, quartus, with WHDL language and principles of map design matrix keyboard display circuit. Complete the project.
<莫小禹> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] UART_FIFO

说明：用VHDL语言实现内置FIFO的UART，并做时序仿真和功能仿真确定正确与否。-Implement a built in FIFO UART using VHDL language, and do functional simulation and timing simulation to determine correct.
<zk> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0

[VHDL编程] ren_tian_tang

说明：详细介绍了通过FPGA实现经典的任天堂游戏，有详细的代码跟注释-Details of the realization of the classic Nintendo game by FPGA, a detailed code with comments
<王兵兵> 在 2024-11-20 上传 | 大小：1.98mb | 下载：0