[VHDL编程] cpu_lecture_latest.tar

说明：Simple AVR implementation in VHDL. Synthetyisable design.
<sza2> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0

[VHDL编程] Design_of_Embedded_Control_Systems

说明：This volume presents new results in the design of embedded control systems, each chapter authored by an expert. The text focuses on current issues with new approaches for the analysis and synthesis of discrete systems an
<zhangyung> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0

[VHDL编程] based_on_FPGA_for_Portable_Vibration_Spectrum_Anal

说明：这是一篇关于FPGA硬件设计的论文，主要讨论的是基于FPGA的便携式振动频谱分析仪的设计，个人感觉很有价值-This is a paper on the FPGA hardware design, the main discussion is based on FPGA for Portable Vibration Spectrum Analyzer, personal feeling of great value
<安培> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0

[VHDL编程] practical_design_verification

说明：Improve design efficiency and reduce costs with this practical guide to formal and simulation-based functional verification. Giving you a theoretical and practical understanding of the key issues involved, expert aut
<sami tarja> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0

[VHDL编程] ir

说明：红外程序！已经在自己的开发板上调试成功！-IR program! Have in their own development board debugging success!
<haohao> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0

[VHDL编程] CameraDemo_Toshiba_800x480_v1

说明：实时视频采集与再现 actel fpga 工程代码，很有参考价值。-camera demo project
<丛清> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0

[VHDL编程] Basic-system-of-nexys3

说明：the basic system of nexys3(soft core)
<张三> 在 2024-11-21 上传 | 大小：1.9mb | 下载：1

[VHDL编程] EX5

说明：基于FPGA的VGA显示，可以根据不同的需要更改显示的图形。-FPGA-based VGA display, you can change the display according to the different needs of the graphics.
<cz> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0

[VHDL编程] freq_k

说明：基于basys2的频率计，可以生成三角波等波形，需要外接电路-Based basys2 frequency counter can generate triangular wave waveform, the need for external circuitry
<张文> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0

[VHDL编程] C5G_AD_DA_hsmc

说明：关于altera最新的C5代的开发板的DA、AD转换资料-The latest generation C5 on altera development board DA, AD conversion data
<qi> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0

[VHDL编程] alu_1706_VHDLproject

说明：常用的VHDL模块，适合VHDL入门者，本系列一共包含六个VHDL模块，1.算术逻辑单元（alu_1706）,实现算术逻辑运算 2.CPU寄存器组（cpu_register），实现四个通用寄存器（具有读写功能），一个PC寄存器（清零，置数，加一计数，减一计数，工作使能）。 3.全加器（full_adder） 4.半加器（half_adder） 5.3-8译码器（mutex_3to8） 6.计算机运算器（S6）实现运算
<xiaobei> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0

[VHDL编程] try

说明：利用xilinx公司开发的vivado平台中的IP核-加法器，实现加法(The addition of IP core adder to the vivado platform developed by Xilinx is applied.)
<薇> 在 2024-11-21 上传 | 大小：1.9mb | 下载：0