[VHDL编程] Triangle_Wave_generater

说明：采用vhdl语言编程，基于quartus平台的三角波仿真。-Using VHDL language programming, based on the Quartus triangular wave simulation platform.
<苏苏> 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] dds_new

说明：驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级-Clock driver joined the PLL, the DDS makes the clock-driven variable-.32-bit NCO makes the resolution of DDS can be done Hz magnitude
<李春剑> 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] Verilogrealizationofdigitalfilters

说明：一款基于Verilog实现的数字滤波器 值得收藏的好代码-Verilog realization of digital filters
<sssy> 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] ps2

说明：本程序实现的是基于FPGA的ps/2键盘接口电路，能够在数码管上显示出键盘的输入内容！-This procedure is based on FPGA implementation of the ps/2 keyboard interface circuit, able to display the digital keyboard input!
<张东林> 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] alu

说明：VHDL描述的alu，可以进行基本的运算，在quartus2环境下运行。实验课作业。-VHDL descr iption of the alu, the basic operations can be carried out in quartus2 environments. Experimental course work.
<EMMILY> 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] USB-blaster-maker-file

说明：USB blaster 制作资料，程序，以及软件。usbjtag是免费软件。-This code is part of usbjtag. usbjtag is free software you can redistribute。
<车万方> 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] lect-2a[3]

说明：slides of vhdl chap no 2 -slides of vhdl chap no 2 ...
<fahad> 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] Imagevga

说明：图片在液晶屏幕上的显示，可以任意图片的显示-Picture displayed on the LCD screen can display arbitrary
<王海发> 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] DE2_USB_API

说明：基于altera DE2开发板的USB应用程序，可以实现对FPGA的各项控制，包括输入数据到SRAM中，更换VGA显示器显示的图片等-Based on altera DE2 development board USB application process can be achieved with the control of the FPGA, including the input data to the SRAM, the rep
<叶志远> 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] CameraLink_Oserdes2_test

说明：40M时钟输入经过iserdes倍频到960M-input 40M o clock and output 960M
<sun> 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] XPS_Custom_IP_Tutorial_1

说明：Custom IP Core Development tutorial in Xilinx XPS Part 1
<numteh > 在 2024-11-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] RGMII_RECEIVER

说明：This module converts 4 bit DDR RGMII flow to 8 bit SDR flow, proved on Altera Cyclone 3 devices.
<serg_86 > 在 2024-11-21 上传 | 大小：1.93mb | 下载：0