[VHDL编程] Pall_FIR

说明：FIR低通滤波器得设计，采用并行算法设计-FIR low-pass filter was designed in parallel algorithm design
<luyingc> 在 2025-01-18 上传 | 大小：1.91mb | 下载：0

[VHDL编程] 2.TransferDemo

说明：本源码详细介绍了UART的经典实例，敬请下载，谢谢适用-The source described in detail a classic example of UART, please download, Thank you apply
<张珂> 在 2025-01-18 上传 | 大小：1.92mb | 下载：0

[VHDL编程] cpu

说明：cpu的vhdl设计实现加法减法乘法运算-cpu VHDL Design and Implementation of multiplication addition subtraction
<郭红> 在 2025-01-18 上传 | 大小：1.92mb | 下载：0

[VHDL编程] reset

说明：project2 in vhdl xilinx sparten 3-project2 in vhdl xilinx sparten 3
<deepak> 在 2025-01-18 上传 | 大小：1.92mb | 下载：0

[VHDL编程] t12

说明：quartus 9.0的工程，verilog编写，步进电机控制，可以调速和控制位置.可综合。-Quartus project files are included in RAR file. It s written in verilog HDL ,and the purpose is to control both the speed and position of Stepper motor。And project passed sy
<liujingsong> 在 2025-01-18 上传 | 大小：1.91mb | 下载：0

[VHDL编程] FULL-FPGA-SCH

说明：包括Cyclone II EP2C20 原理图.CycloneII开发板原理图fpga.EP1C3T144 FPGA develop board manual.EP1C6Q240C6开发板原理图.EP2C8开发板原理图.EPM1270F256C5 MAX_II_board_schematics.SF-EP1V2+FPGA开发板原理图.XC3S400红色飓风开发板原理图.红色飓风II代开发板原理图2.-Including the Cycl
<zgx> 在 2025-01-18 上传 | 大小：1.92mb | 下载：0

[VHDL编程] fifo_env

说明：for synchronization when we are dealing with 2 different clock domain
<joheb> 在 2025-01-18 上传 | 大小：1.92mb | 下载：0

[VHDL编程] Verilog_digital_clock

说明：Digital clock using Quartus9.1 platform, using Verilog language, to share to everyone
<huyunchuan> 在 2025-01-18 上传 | 大小：1.92mb | 下载：0

[VHDL编程] delay_add

说明：利用Vivado高层次综合实现的用HDL语言描述的时序的delay函数-realize a delay function, which is described by the Verilog, by Vivado
<WangYibin> 在 2025-01-18 上传 | 大小：1.92mb | 下载：0

[VHDL编程] project_zyg

说明：利用HC——SR04的超声波模块与EGO1板子外加一个EMAX电机形成一个测距报警器 上传文件为vivado程序(Using the HC - SR04 ultrasonic module and the EGO1 board plus a EMAX motor to form a range finder to upload the file as the vivado program)
<nbnm > 在 2025-01-18 上传 | 大小：1.92mb | 下载：0

[VHDL编程] spartan6_GTP

说明：基于xilinx公司的SPARTAN6系列芯片的高速全双工串行收发器(high-speed transceiver based on spartan 6 of Xilinx PFGA)
<余平> 在 2025-01-18 上传 | 大小：1.91mb | 下载：0

[VHDL编程] sp605_MIG_rdf0029_13.4_c

说明：XILINX评估板sp605的FPGA MIG使用参考文档(The FPGA MIG of the XILINX evaluation board sp605 uses a reference document)
<ZSMCDUT> 在 2025-01-18 上传 | 大小：1.91mb | 下载：0