[VHDL编程] Four-binary-adder

说明：熟悉 VHDL 语言的模块化设计，了解元件例化和打包调用语句。用 VHDL 语言设计一半加器电路，然后用元件例化（COMPONENT）语句调用两个半加器电路，用结构描述实现一个全加器。-The modular design of VHDL language familiar to understand the components and packing cases call statement. Design using VHDL h
<YCZ> 在 2025-04-30 上传 | 大小：3.3mb | 下载：0

[VHDL编程] Count-clock-synthesis-experiments

说明：练习综合设计能力，设计一个含时/分/秒的时钟，并且可以设置、清除、 12/24 小时工作模式切换。-Exercise comprehensive design capabilities, including the design of a time/minutes/seconds of the clock, and you can set, clear, 12/24 hour work mode.
<YCZ> 在 2025-04-30 上传 | 大小：172kb | 下载：0

[VHDL编程] GTKWave_ISim

说明：gtkwave simulator for fpga code
<ar> 在 2025-04-30 上传 | 大小：8.06mb | 下载：0

[VHDL编程] internal_reset.v

说明：code for internal reset in fpga
<ar> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] fft

说明：fft in verilog code for fpga
<ar> 在 2025-04-30 上传 | 大小：11kb | 下载：0

[VHDL编程] VGA

说明：vga显示硬件模块verilog语言编写，实现了一个动画显示，适合于初学者学习。-vga display hardware module verilog language to achieve an animated display, suitable for beginners to learn.
<张龙> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] huffman

说明：用verilog硬件语言实现了动态huffman编码，能够压缩字符串文件，展示了硬件的压缩率-Using verilog hardware descr iption language to achieve a dynamic huffman coding to compress the string file, showing the hardware compression rate
<张龙> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] IO-timing-constrain-in-fpga

说明：对FPGA的IO口的时序分析小结，能够详细理解其约束时序规则-FPGA timing analysis summary of IO port, capable of a detailed understanding of its timing constraint rules
<张龙> 在 2025-04-30 上传 | 大小：185kb | 下载：0

[VHDL编程] IIC

说明：硬件语言verilog实现IIC控制器，严格按照IIC协议编写硬件控制器行为及代码-Hardware language verilog realize IIC controllers, written in strict accordance with IIC protocol hardware controller behavior and codeHardware language verilog realize IIC contr
<张龙> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] MVLSI_CBP_16.-FPGA-based-for-Implementation-of-Mu

说明：Paper on FPGA-based-for-Implementation-of-Multi-Serials-to-Ethernet-Gateway
<PADDU> 在 2025-04-30 上传 | 大小：353kb | 下载：0

[VHDL编程] divby4.5.v

说明：This Divider by 4.5.-This is Divider by 4.5.
<Gourav Agarwal> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] lfsrupdwn.v

说明：This left shift register.-This is left shift register.
<Gourav Agarwal> 在 2025-04-30 上传 | 大小：1kb | 下载：0