[VHDL编程] GetPcmSim

说明：PCM数据采集，CPLD部分。 写了很长时间了。 通过串口传送到PC。-PCM Data Acquisition, CPLD part. Wrote a very long time. Through the serial port to send to the PC.
<pancat> 在 2025-02-01 上传 | 大小：1017kb | 下载：0

[VHDL编程] DE1_SD_Card_Audio

说明：SD卡操作模块，一个简单的sd卡使用实例-SD card operation module, a simple example of the use of sd cards
<刘勇> 在 2025-02-01 上传 | 大小：1017kb | 下载：0

[VHDL编程] elevator

说明：verilog语言写的一个四层电梯程序，有优先级的判断。-verilog language of a four-story elevator procedures to determine priority.
<王阳> 在 2025-02-01 上传 | 大小：1016kb | 下载：0

[VHDL编程] clock

说明：这是一个数字时钟的数字逻辑电路，整个工程打包上传，时钟可以计时、校时、整点报时、定时闹钟。使用电路图实现的。在quatarsII里面仿真的并且下载到DE2板上运行过。-This is a digital clock digital logic circuits, the whole project package upload, the clock could be time, school hours, the whole point
<ryan> 在 2025-02-01 上传 | 大小：1017kb | 下载：0

[VHDL编程] h264.tar

说明：h.264 bluespec system verilog source code
<datonglii> 在 2025-02-01 上传 | 大小：1016kb | 下载：0

[VHDL编程] Spartan-3ADSPs

说明：The objective of the labs today is to give you a basic understanding of FPGA design and enough experience to begin your own FPGA design with the ISE 10.1 tools and the Xilinx Spartan-3A DSP 1800A Starter Kit.-The o
<Gopi> 在 2025-02-01 上传 | 大小：1016kb | 下载：0

[VHDL编程] can_controller

说明：CAN protocol controller实例，总体构架，模块实现，模块测试-CAN protocol controller examples, and the overall structure, modules realize, module testing
<wu> 在 2025-02-01 上传 | 大小：1015kb | 下载：0

[VHDL编程] Pennebaker---Adaptive-Bin-Arithmetic-Coder.pdf.zi

说明：embedded block coding
<abhi> 在 2025-02-01 上传 | 大小：1015kb | 下载：0

[VHDL编程] bch_dec_enc_dcd_latest.tar

说明：BCH译码器设计源代码，它能实现对两位错误的纠正。这是最新版本。-The BCH decoder design source code, it can achieve the two error correction. This is the latest version.
<jiangxingtong> 在 2025-02-01 上传 | 大小：1016kb | 下载：0

[VHDL编程] pcf8563

说明：pcf8563，在quartusII下VERILOG编写的数字时钟程序，8位数码管显示-pcf8563, written in quartusII VERILOG digital clock program, eight digital display
<yyq> 在 2025-02-01 上传 | 大小：1016kb | 下载：0

[VHDL编程] vhdlCyc3.0

说明：完整可用的VHDL编写健身自行车控制系统的复杂状态机系统，使用ISE编写，在spartan6上实测通过-Complete exercise bikes available in VHDL state machine control system complexity system using ISE written by the spartan6 Found
<王禹欣> 在 2025-02-01 上传 | 大小：1016kb | 下载：0

[VHDL编程] 基于VHDL的UART控制器设计

说明：UART模块的VHDL语言设计(Design of VHDL language based on UART module)
<周杰---123 > 在 2025-02-01 上传 | 大小：1015kb | 下载：0