[VHDL编程] EXPT12_5_RSV

说明：采用高速A/D的存储示波器设计，quartus2平台-high-speed A/D to the storage oscilloscope design, platform quartus2
<zdf> 在 2025-02-01 上传 | 大小：1011kb | 下载：0

[VHDL编程] 61EDA_D1070

说明：示波器基于VHDL所作出的设计 拥有示波器的基本功能 并能显示波形-Oscilloscope-based VHDL design have made the basic functions of Oscilloscope and Waveform display
<陈刚> 在 2025-02-01 上传 | 大小：1011kb | 下载：0

[VHDL编程] CLOCK

说明：对78M时钟通过倍频和分频分别实现2.048MHz与8KHz FP信号，同时可以对时钟信号进行精确计数。-On the 78M clock multiplication and division, respectively, through the realization of 2.048MHz with 8KHz FP signal, clock signal can be accurately counted.
<> 在 2025-02-01 上传 | 大小：1010kb | 下载：0

[VHDL编程] smii_latest.tar

说明：SMII接口的mac控制器，通过测试。使用verilog语言！-The Serial Media Independent Interface, SMMI, is a low pin count version of the MII normally used between ethernet MAC and PHY. The Serial Media Independent Interface (SMII) is desig
<weixin> 在 2025-02-01 上传 | 大小：1011kb | 下载：0

[VHDL编程] fft_ug

说明：altera的FFT IP核的用户手册，介绍了如何使用ALTERA IP核生成FFT核，如何设置参数并讲述了如何仿真，适用于通信方面的FPGA设计工程师，学生。-altera' s FFT IP core user manual describes how to use the ALTERA IP core generated FFT core, how to set parameters and describes how to
<zhangdong> 在 2025-02-01 上传 | 大小：1011kb | 下载：0

[VHDL编程] sdram_2port_FPGA

说明：fpga verilong 带sdram读写 数码管显示 简单易学-fpga verilong
<胡金星> 在 2025-02-01 上传 | 大小：1011kb | 下载：0

[VHDL编程] digital-clock

说明：VHDL语言的数字时钟的设计，用于FPGA的数字时钟的设计。-VHDL language digital clock design, FPGA for digital clock design
<> 在 2025-02-01 上传 | 大小：1011kb | 下载：0

[VHDL编程] CodedLOCK

说明：基于FPGA的电子密码锁设计与实现，语言是VHDL语言，有注释-FPGA-based design and implementation of electronic locks, language is VHDL language, annotated
<曾宪深> 在 2025-02-01 上传 | 大小：1010kb | 下载：0

[VHDL编程] piano_fina1

说明：基于VHDL的简易电子琴游戏，可实现发声，点阵显示，倒数计时，计分等功能-VHDL simple electronic organ based games, can realize the voice, dot matrix display, countdown, scoring function
<zhangxiangrui> 在 2025-02-01 上传 | 大小：1011kb | 下载：0

[VHDL编程] DIGITAL-PID

说明：Use verilog language design DIGITAL-PID source
<磊> 在 2025-02-01 上传 | 大小：1010kb | 下载：0

[VHDL编程] Lamp---four2

说明：FPGA verilog语言编写 通过拨码开关SW0-1控制四种不同流水方式-FPGA verilog language programming DIP switch SW0-1 control four different water way, and can set the starting light
<蔡菜菜> 在 2025-02-01 上传 | 大小：1010kb | 下载：0

[VHDL编程] eetop.cn_ISCAS89(verilog)

说明：ISCAS89测试基准电路，verilog编写，可用于测试向量的生成(iscas89 benchmark, written in verilog language, can be used to generate test pattern)
<昵称110> 在 2025-02-01 上传 | 大小：1010kb | 下载：0