[VHDL编程] an_dcfifo_top_restored

说明：alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ，值得学习。-alteral FPGA VERILOG using ROM DCFIFO and RAM to realize high-speed low-speed clock domain data transfer, it is worth learning.
<alison> 在 2025-02-02 上传 | 大小：907kb | 下载：0

[VHDL编程] ethernet_latest.tar

说明：ethernet_latest.tar.gz源代码-ethernet_latest.tar.gz source code
<磊> 在 2025-02-02 上传 | 大小：906kb | 下载：0

[VHDL编程] signal

说明：在QuartusII软件环境下，运用VHDL语言编写的信号发生器的实现，包含仿真波形-In quartusii software. use vhdl language of signals to the realization of programme- and emulation waveforms
<陈颖> 在 2025-02-02 上传 | 大小：907kb | 下载：0

[VHDL编程] cpu

说明：用verilog描述一个完整的cpu，以完成仿真，仿真结果合理-Complete with a verilog descr iption of the cpu, in order to complete the simulation, the simulation results are reasonable
<西电> 在 2025-02-02 上传 | 大小：906kb | 下载：0

[VHDL编程] april2010_1

说明：基于FPGA的方向滤波指纹图像增强算法实现。目前指纹识别已发展成应用最广泛的一种生物识别技术。-The direction of FPGA-based fingerprint image enhancement filtering algorithms. Currently the most widely used fingerprint recognition has become a kind of biometric techno
<单善> 在 2025-02-02 上传 | 大小：907kb | 下载：0

[VHDL编程] lect-4

说明：these slides for digital logic design
<fahad> 在 2025-02-02 上传 | 大小：905kb | 下载：0

[VHDL编程] user-manual-nios-ii

说明：Instruction manual for nios ii eds.
<Will> 在 2025-02-02 上传 | 大小：906kb | 下载：0

[VHDL编程] xiaobofilter

说明：采用VHDL设计Daubechies 4双通道正交滤波器组，用Quartus II 仿真实现-Daubechies 4 filter group based on VHDL
<邱陈辉> 在 2025-02-02 上传 | 大小：907kb | 下载：0

[VHDL编程] ethernet_10ge_mac_latest.tar

说明：The 10GE MAC core is designed for easy integration with proprietary custom logic. It features a POS-L3 like interface for the datapath and a Wishbone compliant interface for management. The core was intentionally desi
<ke> 在 2025-02-02 上传 | 大小：905kb | 下载：0

[VHDL编程] text5

说明：循环彩灯，实现彩灯的花色点亮，利用状态机实现各种花色的实现-Cycle lights, to achieve the suit lit lanterns, using the state machine to achieve the realization of various colors
<枫> 在 2025-02-02 上传 | 大小：906kb | 下载：0

[VHDL编程] DDS

说明：DDS的核心是相位累加器，相位累加器有一个累加器和相位寄存器组成，它的作用是再基准时钟源的作用下进行线性累加，当产生溢出时便完成一个周期，即DDS的一个频率周期。加载Matlab 产生的波形，通过FPGA输出DDS信号-Core DDS is the phase accumulator, a phase accumulator and phase accumulator registers, its role is to carry o
<wangfeng> 在 2025-02-02 上传 | 大小：905kb | 下载：0

[VHDL编程] rdf0028

说明：Multiboot on Xilinx SP605
<aguilarjp > 在 2025-02-02 上传 | 大小：906kb | 下载：1