[VHDL编程] ClkScan

说明：此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现- This design uses Verilog the HDL hardware language design, realizes on the palm space development b
<> 在 2025-03-06 上传 | 大小：896kb | 下载：0

[VHDL编程] The_design_of_MIPS_CPU(VHDL)

说明：MIPS CPU设计实例的完整文档，台湾一个大学生的MIPS CPU完整设计文档，内附设计代码。-a complete document of MIPS CPU design , a Taiwan university students complete MIPS CPU design document, containing the design code.
<李皓> 在 2025-03-06 上传 | 大小：897kb | 下载：0

[VHDL编程] guard_against_theft

说明：利用XC9572－PQ44（Xilinx CPLD）制作的一款家用防盗报警器的Verilog源代码及原理图，当房门打开后，15秒内若没有按下Key1,则会自动拨打设定手机号（当然，要另连接一台手机）-Using XC9572-PQ44 (Xilinx CPLD) produced by a home burglar alarm of the Verilog source code and the schematic diagram, w
<李德明> 在 2025-03-06 上传 | 大小：897kb | 下载：0

[VHDL编程] LCDDriver-ML505-EDK10-1

说明：Sourcecode on MicroBlade processor for LCD driver on ML505 Xilinx Board
<phonglt03> 在 2025-03-06 上传 | 大小：896kb | 下载：0

[VHDL编程] de2_lcm_ccd_sram

说明：这是altera公司DE2的lcm-ccd-sram的代码，希望对大家编写有用-this code based on the altera DE2 board
<ningning> 在 2025-03-06 上传 | 大小：897kb | 下载：0

[VHDL编程] VHDL

说明：vhdl 相关知识 指令及示例 和 Physical Level Design using Synopsys-vhdl command and example of relevant knowledge and Physical Level Design using Synopsys
<yyuen> 在 2025-03-06 上传 | 大小：897kb | 下载：0

[VHDL编程] uboot

说明：Sample of Uboot for virtex-4 FPGA
<MA> 在 2025-03-06 上传 | 大小：896kb | 下载：0

[VHDL编程] abel4

说明：ABEL开发工具，带反编译，将JED反编生成AHDL-failed to translate
<lailinchun> 在 2025-03-06 上传 | 大小：896kb | 下载：1

[VHDL编程] DDS

说明：基于FPGA的直接数字频率合成技术的源代码-Direct digital frequency synthesis
<李智> 在 2025-03-06 上传 | 大小：896kb | 下载：0

[VHDL编程] uart_lcd

说明：串口控制LCD1602显示的源码 开发软件：Quartus II 9.0 (32-Bit) 硬件：EP1C12-Serial control the the LCD1602 display of source development software: Quartus II 9.0 (32-Bit) Hardware: EP1C12
<> 在 2025-03-06 上传 | 大小：896kb | 下载：0

[VHDL编程] shiyan2

说明：FPGA换流的实验程序，因为没有信号发生器，无法给出4路PWM信号，就自己产生了开关状态信号，给换流用的-In other experimental procedures FPGA flow, because there is no signal generator, can not give four PWM signal generated on their own switch state signal converter use
<hufengge> 在 2025-03-06 上传 | 大小：896kb | 下载：0

[VHDL编程] dpram

说明：在quartus ii平台上，通过代码实现DPRAM，文件夹中包含仿真文件。(generate DPRAM through verilog)
<isusan> 在 2025-03-06 上传 | 大小：895kb | 下载：0