资源列表
[VHDL编程] filter_signed_and_unsigned
说明:FIR滤波器的verilog语言实现(输入为8bit有符号以及无符号两种,滤波器为8阶,截止频率约在6*pi/7)-FIR filter verilog language (input 8bit signed and unsigned are two 8-order filter cut-off frequency is about 6* pi/7)<范慧敏> 在 2025-02-02 上传 | 大小:3kb | 下载:0
[VHDL编程] FPGA---think
说明:FPGA思考笔记,思考FPGA背后的故事,深刻理解fpga,从此不再愁-FPGA thinking notes, thinking the story behind the FPGA, a deep understanding of fpga, no longer worry<knl1247> 在 2025-02-02 上传 | 大小:1.18mb | 下载:0
[VHDL编程] ___parallel_add0
说明:sum ololo bugaga altera master quartus do you need more?<olololollolololollo> 在 2025-02-02 上传 | 大小:2kb | 下载:0
[VHDL编程] Digital-VLSI-Systems-Design.pdf
说明:A Design Manual for Implementation of Projects on FPGAs and ASICs Using Verilog.<Ali> 在 2025-02-02 上传 | 大小:22.55mb | 下载:0
[VHDL编程] PWM
说明:pwm 有启动停止功能,启停时不改变脉冲宽度,频率,脉冲宽度可调-pwm a start and stop function, start and stop without changing the pulse width, frequency, pulse width adjustable<huxiaofeng> 在 2025-02-02 上传 | 大小:1kb | 下载:0
[VHDL编程] can_exm1_sys
说明:CAN总线的数据采集,FPGA到USB。verilog hdl语言。-CAN bus data acquisition, FPGA to the USB. verilog hdl language.<xiaolou> 在 2025-02-02 上传 | 大小:739kb | 下载:0