[VHDL编程] example

说明：自己编写的经过QuartusII验证的Verilog HDL程序，可以实现常见功能-After QuartusII their written procedures for verification of the Verilog HDL, can achieve common features
<shangyong> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] baheyouxiji

说明：拔河游戏机， 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管，开机后只有中间一个发亮，此即拔河的中心点。 3、 游戏双方各持一个按钮，迅速地、不断地按动，产生脉冲，谁按得快，亮点就向谁的方向移动，每按一次，亮点移动一次。 4、 亮点移到任一方终端二极管时，这一方就获胜，此时双方按钮均无作用，输出保持，只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。教学提示: 1、 按钮信号即输入的脉冲信号
<kxsh> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] write_reg

说明：用VHDL语言编写的写存储器程序，可下载在FPGA中使用-VHDL language used to write memory program can be downloaded in the FPGA using
<cloudy> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] control

说明：用VHDL语言编写的一个控制程序，主要功能是输入码同步，输出字和帧信号-VHDL language using a control program, the main function is to input code synchronization, and fr a me signals output word
<cloudy> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] rtl

说明：this the generation of 48 pulses implementation in hdl language-this is the generation of 48 pulses implementation in hdl language
<suren> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] VHDL

说明：用VHDL编写的数字时钟，数码管显示时钟，已经通过编译-VHDL
<陆> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] bianbuchangjiajiancount

说明：源码，VHDL语言编写的可变步长加减计数器-VHDL language variable-step addition and subtraction counter
<周> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] DAC0832

说明：DAC0832的VHDL程序与仿真。 目的是产生频率为762.9Hz的锯齿波。-DAC0832 and simulation of VHDL programs. The purpose is to generate the sawtooth frequency of 762.9Hz.
<Zhu> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] FPGA_experiment_new

说明：关于ＦＰＧＡ开发的实验例程，ｖｅｒｉｌｏｇ相关-Experiments on the FPGA development routines, verilog-related
<ken> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] DigitalClockSystem

说明：Pulser generate pulse
<Ruth> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] fifo

说明：很多关于FIFO的文章其实讨论的都是空/满标志的不同算法问题。 在Vijay A. Nebhrajani的《异步FIFO结构》一文中，作者提出了两个关于FIFO空/满标志的算法。 -FIFO FULL/EMPTY Arithmetic
<甘福连> 在 2025-02-04 上传 | 大小：6kb | 下载：0

[VHDL编程] an294_16x16

说明：Verilog编写的16x16的可交叉的CPLD程序,可用在16个VGA入,16个VGA输出-16x16 cross switch CPLD software wrote by verilog which can be used in 16 VGA input , 16 VGA output application
<sam > 在 2025-02-04 上传 | 大小：6kb | 下载：0