[VHDL编程] 2009452332118218

说明：VHDL 的开发详细讲解, 对深入学习VHDL有莫大的帮助.有兴趣的朋友可以学习.-The VHDL development detailed explanation, to studies VHDL to have the greatest help thoroughly. Has the interest friend to be possible to study.
<zhengduo> 在 2025-02-04 上传 | 大小：796kb | 下载：0

[VHDL编程] keyboard_PS2

说明：This program provides the communication between keyboard PS2 with DE1 KIT
<QuocHuyHoang> 在 2025-02-04 上传 | 大小：796kb | 下载：0

[VHDL编程] display1211

说明：在sparten 3E FPGA上的液晶显示器的控制时序verilog程序，可以在液晶屏上显示任意字符-Sparten 3E FPGA in the liquid crystal display on the control of timing verilog program, you can display any character on the LCD screen
<邓民明> 在 2025-02-04 上传 | 大小：796kb | 下载：0

[VHDL编程] dianziqin

说明：电子琴设计 拥有停止 继续 调速等功能 用EDA编写-Keyboard design has to stop the governor and other functions
<meilanzhuju> 在 2025-02-04 上传 | 大小：796kb | 下载：0

[VHDL编程] uart

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周
<Domo> 在 2025-02-04 上传 | 大小：796kb | 下载：0

[VHDL编程] EC-402_LP

说明：how to run program in fpga using VHDL module in XLININX.
<dhiraj> 在 2025-02-04 上传 | 大小：796kb | 下载：0

[VHDL编程] DDS-frequency-synthesizer

说明：本文主要讨论了Verilog语言的基于DDS的波形发生器的设计。从设计要求入手，本文给出了DDS的详细设计过程，包括各个模块的设计思想，电路图，Verilog语言程序代码。其大致思想为通过频率控制字和相位控制字去控制正弦函数的ROM存储表的地址并对应着得到其幅度值，最终达到输出需要波形的目的。-This paper mainly discusses the design of the Verilog language, the DDS-
<任健铭> 在 2025-02-04 上传 | 大小：795kb | 下载：0

[VHDL编程] 25_sec_time

说明：//数码管数据输入，//数码管位选信号，每隔1ms变化一次 -//Digital control data input// digital pipe select signal every 1ms change once
<韩程序> 在 2025-02-04 上传 | 大小：795kb | 下载：0

[VHDL编程] SCAN_LED

说明：基于FPGA的数字时钟设计，数码管显示，简单易懂，适合初学者-FPGA-based digital clock design, digital display, easy to understand for beginners
<张小凡> 在 2025-02-04 上传 | 大小：796kb | 下载：0

[VHDL编程] miaobiao

说明：由verilog编写的秒表程序，按键控制 按下一键秒表停止 按下另外一键 秒表又运行-Verilog prepared by a stopwatch program, press a button control key pressed another button to stop the stopwatch stopwatch and run
<lida> 在 2025-02-04 上传 | 大小：795kb | 下载：0

[VHDL编程] DSP-with-FPGA(3rd)

说明：国外权威著作-数字信号处理的FPGA实现（第三版）的源代码，包括VHDL和verilog两种格式。-Foreign authoritative writings- digital signal processing on FPGA (third edition) of the source code, including VHDL and verilog formats.
<刘飞> 在 2025-02-04 上传 | 大小：796kb | 下载：0

[VHDL编程] pine_line_adder8

说明：8 位全加器的设计，采用多pipeline设计方法-8 full adder multi-pipeline design
<张雷> 在 2025-02-04 上传 | 大小：795kb | 下载：0