[VHDL编程] VHDL_VerilogHDL

说明：VHDL与Verilog语言的简明教程，介绍了用这两种语言进行硬件设计的基本方法与思路。-VHDL and Verilog language concise tutorial on using both hardware design language of the basic methods and ideas.
<zw1292> 在 2025-03-13 上传 | 大小：730kb | 下载：0

[VHDL编程] shuzizhongdevhdl

说明：用vhdl写的电子钟的源代码 可供初学vhdl者使用-use vvhdl write dianzizhong yuandaima gongchuxueshiyong
<吴红梅> 在 2025-03-13 上传 | 大小：730kb | 下载：0

[VHDL编程] final_10

说明：10. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2二個按鍵輸入，只要按下sw1鍵，都會讓七節燈管顯示值以每秒之速度加「1」，但放開sw1鍵後就停止。-10. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1,
<samaria> 在 2025-03-13 上传 | 大小：730kb | 下载：0

[VHDL编程] Fundamentals-of-Image-Processing

说明：Learn about the fundamentals of signal and image processing built upon a unifying linear algebraic fr a mework.
<Nguyen Phu Binh> 在 2025-03-13 上传 | 大小：729kb | 下载：0

[VHDL编程] Spartan3-tutorial1-Document-and-Example

说明：Spartan3 tutorial1 Document and Example
<Christoffer> 在 2025-03-13 上传 | 大小：729kb | 下载：0

[VHDL编程] Multiplier-shifter-design-tradeoffs-in-a-32-bit-m

说明：excellent paper which is about the design of MIPS Architecture in the field of computer science and technology
<trial6> 在 2025-03-13 上传 | 大小：729kb | 下载：0

[VHDL编程] ps2_ise7_bak

说明：THIS CODE VERY GOD FOR DRIVE PS2 THISE CODE IS TESTED CRYSTAL 40MHZ RESET VERY IMPORTANT KEY IN THIS PROGRAM
<mehdi> 在 2025-03-13 上传 | 大小：729kb | 下载：0

[VHDL编程] FPGA_DS18B20

说明：利用FPGA，vhdl语言设计，控制DS18B20芯片温度检测。-FPGA, vhdl language design, control DS18B20 chip temperature detection
<卢宇生> 在 2025-03-13 上传 | 大小：729kb | 下载：0

[VHDL编程] clock_dis

说明：电子时钟 电子时钟 数码管显示 电子时钟 -clock display zhen ni ma ma fan，zi jie ni mei
<zhugeliang> 在 2025-03-13 上传 | 大小：729kb | 下载：0

[VHDL编程] VHDL-code-specification

说明：vhdl的代码规范。包括命名、语句使用等。注重可移植性以及硬件资源的节约。-vhdl code specifications. Including naming, such statements use. Attention to portability and hardware resource conservation.
<Bai> 在 2025-03-13 上传 | 大小：729kb | 下载：0

[VHDL编程] IIC_and_usartPC

说明：fpga的IIC与USART串口verilog代码，非常实用-The IIC and USART serial fpga verilog code, test
<hongchen> 在 2025-03-13 上传 | 大小：729kb | 下载：0

[VHDL编程] pipeline_mips_simulation_using_xilinx

说明：This project is a pipeline simulator using xilinx. All of fetch, decode, execute and write back stages was implemented. That is a nice project for computer architecture course in computer engineering. Good Luck ) -Th
<Fartab> 在 2025-03-13 上传 | 大小：729kb | 下载：0