[VHDL编程] Verilog HDL设计练习进阶

说明：初学verilog HDL时 找的好资料 大家共享-Beginners should try to find a good share information
<chencsw> 在 2025-02-06 上传 | 大小：665kb | 下载：0

[VHDL编程] Exp6-VGA

说明：通过UART从PC主机读取图片数据，并完成图片在VGA显示器上的显示-through UART from the host PC to read image data, and complete picture of the VGA display on the show
<萧飒> 在 2025-02-06 上传 | 大小：666kb | 下载：0

[VHDL编程] dzq

说明：利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计-Use hardware organ NC divider design. Hardware electric circuit module design
<asd> 在 2025-02-06 上传 | 大小：665kb | 下载：0

[VHDL编程] ddr_verilog_xilinx

说明：xilinx公司原版的DDR时序控制源码.-xilinx' s original source code of the DDR timing control.
<suyufeng> 在 2025-02-06 上传 | 大小：665kb | 下载：0

[VHDL编程] VGAcaisexinhaokongzhiqixiugaiban

说明：这个是我们的课程设计，通过在网上寻找相关资料，设计出了行场扫描电路模块和颜色编码模块，然后设计整体顶层文件，最终实现VGA依次显示8种颜色的功能，其中，按键为MD，按一次，颜色变一次。-This is our curriculum design, through the Internet to find relevant information, to design a line of field scanning circuit mo
<胡博伟> 在 2025-02-06 上传 | 大小：666kb | 下载：0

[VHDL编程] EasyFPGA060_Routine_Comparator

说明：EasyFPGA060 比较器实验例程和文档-EasyFPGA060 comparator test routines and documentation
<davidpudn> 在 2025-02-06 上传 | 大小：666kb | 下载：0

[VHDL编程] character-rotation-on-multiple-7segment-displays.

说明：character rotation on multiple 7segment displays by verilog
<nedved> 在 2025-02-06 上传 | 大小：665kb | 下载：0

[VHDL编程] ACTIVEHDL

说明：In this module we prepare our students to familiar with ACTIVE-HDL TOOLS, which is used for Compilation and Simulation purpose.
<naga> 在 2025-02-06 上传 | 大小：665kb | 下载：0

[VHDL编程] test_uart2

说明：可以实现串口收发，能够通过数码管显示从PC机上输入的数据-Serial transceiver, the number of input data from the PC through the digital display
<李刚> 在 2025-02-06 上传 | 大小：665kb | 下载：0

[VHDL编程] SIM

说明：VGA显示的工程文件，你必须下载上一个ISE文件，再下载下一个SRC文件才能正常运行-Project file, you must download the previous ISE files, and then download the next SRC file to run properly
<卡久> 在 2025-02-06 上传 | 大小：665kb | 下载：0

[VHDL编程] SAR-ADC

说明：Complete Successive approximation Analog to digital converter along with the source code
<Ramya> 在 2025-02-06 上传 | 大小：665kb | 下载：0

[VHDL编程] fs_re

说明：超声波脉冲发射和计时程序，脉冲串个数和周期可设置-Ultrasonic pulse transmission and timing program，pulse sequence number and cycle can be set up
<李晶> 在 2025-02-06 上传 | 大小：665kb | 下载：0