[VHDL编程] FPGAdigitaltimer

说明：本设计要实现一个具有预置数的数字钟的设计,具体要求如下: 1. 正确显示年、月、日 2. 正确显示时、分、秒 3. 具有校时,整点报时和秒表功能 4. 进行系统模拟仿真和下载编程实验,验证系统的正确性 -designed to achieve this with a number of preset clock design, and specific requirements are as follows
<wangpeng> 在 2025-02-12 上传 | 大小：491kb | 下载：0

[VHDL编程] MP8086

说明：X8086的VHDL源码，可以在FPGA上实现-VHDL source code of the X8086, you can achieve in the FPGA
<chen> 在 2025-02-12 上传 | 大小：491kb | 下载：0

[VHDL编程] lv7

说明：该处理器的指令系统包括10条指令，分别是 （1）非访存指令 加法指令 ADD Ri,Rj(Ri+Rj->Ri) 减法指令 SUB Ri,Rj(Ri-Rj->Ri) 与指令 AND Ri,Rj(Ri and Rj->Ri) 或指令 OR Ri,Rj(Ri or Rj->Ri) 寄存器传送指 MOV Ri,Rj(Rj->Ri) 立即数传送指令 MVI Ri,X(X->Ri)
<Beaug> 在 2025-02-12 上传 | 大小：491kb | 下载：0

[VHDL编程] S6_LCD_VHDL

说明：FPGA实验工程源代码,梁祝音乐，跑马灯-FPGA source code of some experiment
<kaka> 在 2025-02-12 上传 | 大小：491kb | 下载：0

[VHDL编程] adc_0804

说明：完整的ADC0804VHDL程序代码，在quartus-ii7.2版本上测试通过，数码管显示。-A complete ADC0804VHDL code, quartus-ii7.2 version tested, the digital display.
<baoguocheng> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] test

说明：基于cordic算法的VERILOG HDL的设计，仿真和验证都正确，是一个开根号的算法。-cordic， verilog
<wangding> 在 2025-02-12 上传 | 大小：491kb | 下载：0

[VHDL编程] uart_receive_send_verilog

说明：自己写的串口quartus8.0工程，串口收发virilog程序，在EP1C3T144C8芯片验证运行成功，时钟频率50Mhz，波特率115200.-Own write serial quartus8.0-engineering serial transceiver virilog program runs successfully verified, in EP1C3T144C8 chip clock frequency of 50M
<lifan> 在 2025-02-12 上传 | 大小：491kb | 下载：0

[VHDL编程] Digital_clock11

说明：基于FPGA芯片设计多功能数字钟，具有任意时刻定时闹钟，有分频器，计数器，等等模块构成-Regular alarm clock based on the FPGA chip design multifunction digital clock, any time, divider, counter modules
<> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] Digital-clock

说明：数字时钟6位数码管显示。主要器件为74ls48和74ls160 /74ls161。功能：1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能-Digital clock six digital tube display. Main components of 74ls48 and 74ls160/74ls161. Features: 1. Shows hours, minutes, seconds. (2) a 24
<苏婧> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] 2FSK_tiaozhi

说明：自己写的一个队2FSK模拟调制的程序（一正弦载波形式输出，抽样量化了），绝对跑得出-To write a team 2FSK analog modulation procedures (a sinusoidal carrier in the form of output, sampling quantified), definitely run out
<张健> 在 2025-02-12 上传 | 大小：491kb | 下载：0

[VHDL编程] ex11_sram

说明：sram全部程序及相关文档 测试通过，实验文档纤细说明了实现步骤-sram and the document how to relieaz it
<liujiali> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] 5CSXFC6D6F31C8N_pin_location

说明：友晶科技公司开发板SOC-KIT的FPGA芯片5CSXFC6D6F31C8N的管脚分布，使用与此开发板的使用者-Pin Terasic company SOC-KIT development board FPGA chip 5CSXFC6D6F31C8N distribution, and use this development board users
<Hunter> 在 2025-02-12 上传 | 大小：490kb | 下载：0