[VHDL编程] wavegenerator

说明：产生各种波形，比如正弦波，方波，三角波等，下载的别人的，感觉不错，就上传了-Produce various waveform, for instance, square, triangle sine waves, download the others, feeling good, just upload
<lyz> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] nios_sd

说明：fpga的sopc系统中nios的sd卡驱动程序， -fpga s sopc system nios the sd card driver,
<陈小林> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] FF

说明：FPGA的智能压力传感器系统设计intelligent pressure sensor system-intelligent pressure sensor system
<tit> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] i2s_interface

说明：iis的verilog代码，符合iis协议标准，来自opencores网站。-iis the verilog code, in line with iis protocol standards, from opencores site.
<lvlv> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] Experiment01

说明：Fpga入门实验一：点亮led灯。verilog语法-Fpga entry Experiment 1: light led lights. verilog syntax
<口碑尹> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] xilinx-fpga-led

说明：一个完整的xilinx fpga的实例，完成了电灯的功能-A complete xilinx fpga instance, the completion of the lamp function
<胡耀航> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] zhentongbu

说明：ＦＰＧＡ在通信上的运用：基于VHDL的帧同步程序-Application of FPGA in communication: Based on VHDL fr a me synchronization procedures
<杨涛> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] pci_express.pdf.tar

说明：in this pdf the internal architecture of pci has explained. e.g. transaction layer data link layer ,physical layer-in this pdf the internal architecture of pci has explained. e.g. transaction layer data link layer ,phys
<mahavir> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] BEEP_DZQ

说明：电子产品世界网站的一个FPGA DIY的一个项目，这个是蜂鸣器电子琴的一个实例源码！-Electronic products world website a FPGA DIY projects, this is an instance of the source code of the keyboard buzzer!
<吴斌> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] I2C

说明：i2c总线控制器。VHDL。quartus ii 编译通过。代码正确可用。-i2c bus controller。。VHDL。quartus ii compiled. Correct code is available.
<ecnu> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] phase_test

说明：此程序实现了利用FPGA进行准确测相的功能，性能良好-This program implements an accurate phase measurement using FPGA functionality, good performance
<lanjunjian> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] quartus_works_first

说明：基于verilog语言的，FPGA程序，实现可暂停的计时器与数码管显示功能，计时范围0~99秒，精度0.01秒，在EP1C3T100C8上亲测通过-Based verilog language, FPGA program implementation can pause the timer with digital display function, time range from 0 to 99 seconds, precision
<FT_Young> 在 2025-02-12 上传 | 大小：489kb | 下载：1