资源列表

« 1 2 ... .16 .17 .18 .19 .20 2921.22 .23 .24 .25 .26 ... 4311 »

[VHDL编程MyClockTest

说明:这是我电子线路测试的作业,在FPGA板上实现数字钟,(Max2环境)采用VHDL语言编写,非常适合初学者。具备24小时计时,校时,低高音整点报时,定时和多重功能选择的功能。-This is my test of electronic circuits operating at the FPGA board digital clock (Max2 Environment) using VHDL language, very suitabl
<blacksun> 在 2025-02-12 上传 | 大小:495kb | 下载:0

[VHDL编程SOC_CCD

说明:基于SOC 的线阵CCD 图像采集单元设计,关于ccd的资源-SOC based on the linear array CCD image acquisition unit design resources on the ccd
<aiyinsizhi> 在 2025-02-12 上传 | 大小:495kb | 下载:0

[VHDL编程shuzipinl1

说明:基于CPLD的数字频率计,可以根据要求设定不同的精度-CPLD-based digital frequency meter, you can set different in accordance with the requirements of precision
<Einstein> 在 2025-02-12 上传 | 大小:495kb | 下载:0

[VHDL编程ps2

说明:基于Xilinx Spartan3E的ps/2键盘接口,能够把键值传送到FPGA上并在LCD上显示-Xilinx Spartan3E based on the ps/2 keyboard interface, be able to send to the FPGA on the keys and LCD display
<darkblue> 在 2025-02-12 上传 | 大小:495kb | 下载:0

[VHDL编程Proyekton

说明:Alarm clock vhdl gdf for MAX2+plus
<Tolik> 在 2025-02-12 上传 | 大小:495kb | 下载:0

[VHDL编程camlink

说明:VHDL实现camlink自检控制,10位数据,能够产生黑白条,用来检测camlink是否正确-VHDL camlink self-test control 10 data, can produce black and white strips, used to detect whether the correct camlink
<小幂控> 在 2025-02-12 上传 | 大小:494kb | 下载:0

[VHDL编程vga

说明:vga,显示彩条,及其简单易懂,适合初学-vga, display color bars, and its easy-to-understand, suitable for beginners
<王倚> 在 2025-02-12 上传 | 大小:494kb | 下载:0

[VHDL编程liushuideng

说明:利用system generator生成的流水灯verilog代码,matlab的model文件也在其中。在spartan3A上验证通过-The verilog code system generator to generate light water Matlab model file also. Spartan3A on validation by
<侯松岩> 在 2025-02-12 上传 | 大小:494kb | 下载:0

[VHDL编程uart

说明:基于FPGA的串口调试,亲测无错误,用串口调试工具可直接实现!-FPGA-based serial debugging, pro-test error, with serial debugging tools can be directly implemented!
<李骏> 在 2025-02-12 上传 | 大小:494kb | 下载:0

[VHDL编程CPLD

说明:永磁同步电机伺服驱动器中使用的CPLD程序,主要配合DSP进行数据传输。-CPLD program which is used in servo conveter.
<钱东祥> 在 2025-02-12 上传 | 大小:494kb | 下载:0

[VHDL编程LIFO_Spartan3

说明:The code for a LIFO in verilog
<sadii > 在 2025-02-12 上传 | 大小:494kb | 下载:0

[VHDL编程7segment

说明:a vhdl code for 7-segment
<maleki > 在 2025-02-12 上传 | 大小:494kb | 下载:0
« 1 2 ... .16 .17 .18 .19 .20 2921.22 .23 .24 .25 .26 ... 4311 »

源码中国 www.ymcn.org