资源列表
[VHDL编程] MyClockTest
说明:这是我电子线路测试的作业,在FPGA板上实现数字钟,(Max2环境)采用VHDL语言编写,非常适合初学者。具备24小时计时,校时,低高音整点报时,定时和多重功能选择的功能。-This is my test of electronic circuits operating at the FPGA board digital clock (Max2 Environment) using VHDL language, very suitabl<blacksun> 在 2025-02-12 上传 | 大小:495kb | 下载:0
[VHDL编程] SOC_CCD
说明:基于SOC 的线阵CCD 图像采集单元设计,关于ccd的资源-SOC based on the linear array CCD image acquisition unit design resources on the ccd<aiyinsizhi> 在 2025-02-12 上传 | 大小:495kb | 下载:0
[VHDL编程] shuzipinl1
说明:基于CPLD的数字频率计,可以根据要求设定不同的精度-CPLD-based digital frequency meter, you can set different in accordance with the requirements of precision<Einstein> 在 2025-02-12 上传 | 大小:495kb | 下载:0
[VHDL编程] liushuideng
说明:利用system generator生成的流水灯verilog代码,matlab的model文件也在其中。在spartan3A上验证通过-The verilog code system generator to generate light water Matlab model file also. Spartan3A on validation by<侯松岩> 在 2025-02-12 上传 | 大小:494kb | 下载:0