[VHDL编程] Code_for_Bilinear Interpolation

说明：根據不同測試pattern，設計的電路要能對16×16 pixels的原圖影像作縮放，產生16×16、32×32的放大或縮小影像。
<pili0211> 在 2011-12-26 上传 | 大小：489.26kb | 下载：1

[VHDL编程] Verilog_PS2

说明：使用verilog，键盘输入，显示其扫描码在数码管上。-Using verilog, keyboard input, indicating its scanning code on the digital control.
<hhy> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] rom

说明：一个ROM读数据代码，简单，一目了然，一起学习-A ROM read data code, simple, clear, along with learning
<陈俊> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] altera_up_avalon_vga

说明：用avalon控制的 vga显示程序 Verilog 语言编写-Controlled by avalon vga display program written in Verilog
<陈林> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] PracticalComputerVisionUsingC_diskette

说明：The diskettes associated with this book contain most of the code, organized by chapter, and a set of sample images. The code will compile using Borland Turbo-C on an IBM PC or compatible having a VGA card. The
<lover> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] ound

说明：FPGA与PCI_E总线在声靶控制器中的应用-FPGA and PCI_E bus controller of the target sound
<> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] demo7-uart

说明：光伏并网的一些资料和算法，属于自动化行业的一些源程序-Photovoltaic some of the data and algorithms, source code belongs to some of the automation industry
<王博> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] 7shumaguanEDAfangzhen

说明：用VHDL语言的七段数码显示译码器设计 已仿真出结果 用来学习7段数码显示译码器设计；学习VHDL的CASE语句应用及多层次设计方法。-VHDL language of seven-segment display decoder has been designed simulation results were used to study a 7-segment display decoder design learn VHDL CA
<wyj> 在 2025-02-12 上传 | 大小：490kb | 下载：0

[VHDL编程] washmashine

说明：用VHDL实现的洗衣机作业，可以启动、清洗、排水、脱水、换档。-Washing machine with VHDL, you can start, wash, drain, dehydration, shift.
<何国锋> 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] 界面切换

说明：qt 实现窗口切换按键触发后可以切换到一个界面。退出后回到主窗口(chieve window switching of QT)
<卢晓爱滴 > 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] n_bit_paralleLoadShiftRegJK

说明：n_bit_paralleLoadShiftRegJK
<iaio > 在 2025-02-12 上传 | 大小：489kb | 下载：0

[VHDL编程] DPWM

说明：用Verilog实现数字脉宽调制模块，主要模块有锁相环、计数器、多路选择器(The digital pulse width modulation module is realized by Verilog. The main modules are PLL, counter and multiplexer)
<lw1997> 在 2025-02-12 上传 | 大小：489kb | 下载：0