资源列表

« 1 2 ... .09 .10 .11 .12 .13 2914.15 .16 .17 .18 .19 ... 4311 »

[VHDL编程lab0-part4

说明:FPGA,VHDL,入门程序,可以在LED上面显示hello-FPGA, VHDL, and entry procedures, the LED above the display hello
<lindamagic> 在 2025-02-12 上传 | 大小:261kb | 下载:0

[VHDL编程lab2-part1

说明:FGPA,VHDL 实现16位加法计数器,从0计数到2^16-FGPA, VHDL 16 Addition counter counts from 0 to 2 ^ 16
<lindamagic> 在 2025-02-12 上传 | 大小:69kb | 下载:0

[VHDL编程fpga_12864

说明:这是基于Nios II的12864液晶点亮程序,包含汉字、字符等-This is a program which is based on Nios II ,its function is light the 12864 LCD that including Chinese characters, characters
<冰雪灵气> 在 2025-02-12 上传 | 大小:8.58mb | 下载:0

[VHDL编程test_access_rot_edit2

说明:This file is VHDL code. sram access code. device name is Atera cyclone2. in quartus8.1 webedition.
<kimjuhyun> 在 2025-02-12 上传 | 大小:505kb | 下载:0

[VHDL编程Altera_VHDL

说明:this is vhdl code. and, or, buffer gate code device is altera cyclone2.
<kimjuhyun> 在 2025-02-12 上传 | 大小:973kb | 下载:0

[VHDL编程Fre_Div

说明:this is vhdl code. using Frequeny division. out device is LED. device is atera cyclone2.
<kimjuhyun> 在 2025-02-12 上传 | 大小:315kb | 下载:0

[VHDL编程rs232

说明:this is vhdl code. purpose of rs-232 connected with altera cyclone2.
<kimjuhyun> 在 2025-02-12 上传 | 大小:92kb | 下载:0

[VHDL编程DOT

说明:this vhdl code. using quartus 8.1 web edition. for using dot matrix. device name is altera cyclone2-this is vhdl code. using quartus 8.1 web edition. for using dot matrix. device name is altera cyclone2
<kimjuhyun> 在 2025-02-12 上传 | 大小:104kb | 下载:0

[VHDL编程adder

说明:用vhdl语言,在 QuartusII下,用图形输入方式,实现一个4位二进制全加器,经设备验证无错误,且运行良好-In QuartusII vhdl language, graphical input, a 4-bit binary full adder verified by the equipment error-free and running well
<李晶盈> 在 2025-02-12 上传 | 大小:718kb | 下载:0

[VHDL编程FPGA

说明:培训班的讲义,和大家分享一下,希望能够起到它应该起到的作用!-Training course handouts, and to share with you, I hope to be able to play the role it should play!
<董兴峰> 在 2025-02-12 上传 | 大小:8.31mb | 下载:0

[VHDL编程FIFOUART

说明:fpga实现的基于FIFO的异步串行通信代码,描述语言为Verilog-fpga-based FIFO asynchronous serial communication code descr iption language Verilog
<jiangliang> 在 2025-02-12 上传 | 大小:2kb | 下载:0

[VHDL编程dianzhenhanzi

说明:用vhdl语言,在 QuartusII下,点阵生成小程序,用于在16*16点阵下显示名字等,经设备验证无错误,且运行良好-Vhdl language, in QuartusII lattice generate a small program used in the under 16* 16 dot matrix display name, device validation error-free, and well-run
<李晶盈> 在 2025-02-12 上传 | 大小:1.09mb | 下载:0
« 1 2 ... .09 .10 .11 .12 .13 2914.15 .16 .17 .18 .19 ... 4311 »

源码中国 www.ymcn.org