[VHDL编程] digital_clk

说明：该工程的主要功能是由VHDL语言实现多功能数字电子时钟-The project s main function is to achieve by the VHDL language multifunction digital electronic clock
<问路人> 在 2025-02-12 上传 | 大小：486kb | 下载：0

[VHDL编程] 02_VHDL_program`structure

说明：这个是关于vhdl的程序语言结构的ppt,很哈的啊，好不容易从老师那讨来的-This is the procedure on the VHDL language structure ppt, Kazakhstan ah very hard to learn from their teachers to discuss it
<olive> 在 2025-02-12 上传 | 大小：486kb | 下载：0

[VHDL编程] SystemverilogSource

说明：systemverilog程序，需要的朋友可以参看-SystemVerilog procedures need friends can see
<磊> 在 2025-02-12 上传 | 大小：486kb | 下载：0

[VHDL编程] Timer

说明：ep2c5 实现 定时器 verilog语言，quartus 2 仿真-verilog language to achieve ep2c5 timer, quartus 2 Simulation
<lizhuodong> 在 2025-02-12 上传 | 大小：486kb | 下载：0

[VHDL编程] traffic

说明：verilog编写的一个交通灯程序，利用状态机实现。压缩包内有说明文档，源代码及时序截图-verilog prepared a program of traffic lights, the use of state machine to achieve. Compressed packet, there are documentation, source code and timing Screenshots
<尹力超> 在 2025-02-12 上传 | 大小：486kb | 下载：0

[VHDL编程] EPM240_analog_lcd_moudle_controller(sch_pcb_democo

说明：EPM240做的模拟屏控制器，有原理图（PDF）,PCB(PDF),手册（DOC）,程序（verilog），PIN文件。淘宝上有得买-EPM240 analog LCD moudle controller with schematic，PCB,demo code，handbook，pin assiment file。
<SEED> 在 2025-02-12 上传 | 大小：486kb | 下载：0

[VHDL编程] Mano-CPU_VHDL-Implementation

说明：Mano s cpu for Man s instructions
<hisham> 在 2025-02-12 上传 | 大小：485kb | 下载：0

[VHDL编程] TCOLLOR_CHAR_h

说明：此ip核是xvga视频接口控制器，，主要针对xilinx公司的开发工具 -This IP core is the xvga video interface controller, the main development tool for xilinx
<奉献> 在 2025-02-12 上传 | 大小：485kb | 下载：0

[VHDL编程] shizhong

说明：fpga时钟程序FPGA Design - Best Practices-FPGA Design- Best Practices
<李宁> 在 2025-02-12 上传 | 大小：485kb | 下载：0

[VHDL编程] sick_room_call

说明：数字电路课程设计题目：病房呼叫系统的FPGA实现。实现了题目要求：支持呼叫记忆功能，有呼叫优先级，护士值班室可给予病房呼叫响应信号。-Digital Circuit Design Title: FPGA implementation of the ward call system. The subject of the request: support call memory function, call priority, nurse
<wicoboy> 在 2025-02-12 上传 | 大小：485kb | 下载：0

[VHDL编程] cmi

说明：运行于Altera Cyclone FPGA平台,由VHDL编写的NRZ到CMI编码和CMI到NRZ解码程序。-Running on Altera Cyclone FPGA platform, VHDL prepared NRZ to CMI CMI to NRZ encoding and decoding procedures.
<qiao> 在 2025-02-12 上传 | 大小：485kb | 下载：0

[VHDL编程] mol60

说明：模60计数器，可以实现基本的模60计数功能-mold 60 counter
<李九阳> 在 2025-02-12 上传 | 大小：485kb | 下载：0