[VHDL编程] Writing-Efficient-Testbenches

说明：Documents for verilog. (Writing Efficient Testbenches.pdf)
<Nguyen Viet Dong> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] uart

说明：verilog编写的uart发送和接收的源代码。简单易懂。-verilog uart prepared to send and receive the source code. Straightforward.
<luoqv> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] watchdog

说明：看门狗，出于对单片机运行状态进行实时监测的考虑,产生的一种专门用于监测单片机程序运行状态的芯片-Watchdog, the microcontroller running for real-time monitoring considerations, produced a special run for monitoring the status of the chip microcontroller program
<chentianwu> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] xapp199[1]

说明：赛灵思12.3安装、注册、运行、调试、设计，非常好的入门-12.3 Xilinx installation, registration, operation, commissioning, design, very good entry
<rock> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] paobiao_gongyang

说明：用verilog语言写的电子跑表，在共阳数码管上显示，八位的，初学EDA，感觉verilog语言好入门，我的QQ：942954258，欢迎与你共赢21世纪-Verilog language used to write electronic stopwatch, were positive in the digital display, eight, and novice EDA, started feeling good verilog
<谷向前> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] demo6-beep

说明：利用FPGA技术，使用Altera芯片，演奏乐曲，使用VHDL语言-use the FPGA technolog to play a music
<liushu> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] xulie

说明：基于FPGA的任意序列检测器，其中有序列发生器-FPGA-based detection of any sequence, including sequence generator
<WR> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] relationship-between-dsp-and-fpga

说明：探讨了dsp与fpga之间的关系，分析的比较深刻，值得大家-Explores the relationship between dsp and fpga, a deeper analysis, is worth a look ~ ~ ~
<林金辉> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] FPGAshizipinlvji

说明： EDA基于VHDL语言的数字频率计的设计及其仿真用来实现自动转换量程频率计控制器，该程序在可以再仿真器上仿真实现-EDA design and simulation of digital frequency meter based on the VHDL language used to implement automatic conversion range frequency meter controller, the progr
<罗先生> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] VGA

说明：简单的通过FPGA控制实现的VGA显示（verilog源码）-Through the FPGA to control the realization of the VGA display (Verilog source code)
<guotao> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] alu

说明：module alu (ina,inb,ALU_BUS,S,cout,y,clk) input[7:0] ina input[7:0] inb input ALU_BUS,clk input[2:0] S output cout output[7:0] y reg cout reg[7:0] y always @(posedge clk) begin if(A
<suhuhu> 在 2025-02-13 上传 | 大小：468kb | 下载：0

[VHDL编程] I2C_TEST

说明：verilog写的AT24C02的连续读和连续写，供大家参考-verilog write AT24C02 sequential read and written continuously, for your reference. .
<吕俊> 在 2025-02-13 上传 | 大小：468kb | 下载：0