[VHDL编程] OkClk

说明：
<麦佳> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] rs232

说明：用verilog hdl实现RS232串口通讯-RS232 serial communication with the verilog hdl
<王菲> 在 2025-02-13 上传 | 大小：470kb | 下载：0

[VHDL编程] DDRSDRAM_

说明：基于FPGA 的DDR SDRAM 的重要资料 内附代码-FPGA-based DDR SDRAM code containing important information
<毕禹昕> 在 2025-02-13 上传 | 大小：470kb | 下载：0

[VHDL编程] fpga10elevator

说明：能实现10层楼的载客电梯控制，基于方向优先原则，一共分为四个模块。-To achieve the 10-storey passenger elevator control, based on direction priority principle, total is divided into four modules.
<石侠军> 在 2025-02-13 上传 | 大小：470kb | 下载：0

[VHDL编程] 100240217

说明：心率监测仪 1，正常人心率为60到100，每6秒为一个单位，检测心跳是否正常，显示其心率值 2.心跳如果不够长，发生报警，心率过缓或心率过快的报警声音不同 3.心脏停止跳动，用连续的报警声 4.心率正常时闪烁显示心率，并伴有报警声音 5.心率正常解除报警 6.没按下查询键一次，三秒显示错误心率，三秒显示错误心率时间-Heart rate monitor 1, normal heart rate of 60 to
<李军芬> 在 2025-02-13 上传 | 大小：470kb | 下载：0

[VHDL编程] VHDL-1-7

说明：VHDL课程的7个实验的实验报告附代码。-seven experiment reports of VHDL
<谢南> 在 2025-02-13 上传 | 大小：470kb | 下载：0

[VHDL编程] zhuangtaiji

说明：verilog一个有趣的状态机事例，简单易懂。适用于初学者。是一个小游戏的，sparten板子可用。 内含测试。-Verilog an interesting state machine case, simple and easy to understand. Suitable for beginners. Is a small game, sparten board available. Inclusion test.
<张家郡> 在 2025-02-13 上传 | 大小：470kb | 下载：0

[VHDL编程] booth_multiplier

说明：使用verliog设计实现booth乘法器，通过modelsim仿真验证通过-Use verliog design implementation booth multiplier by simulation by modelsim
<吴刚> 在 2025-02-13 上传 | 大小：470kb | 下载：0

[VHDL编程] candy_machine

说明：Verilog Code for Candy Machine State Machine
<gotu0000> 在 2025-02-13 上传 | 大小：470kb | 下载：0

[VHDL编程] verilogiic1121

说明：tvp5150视频解码，平台quartus II(tvp5150 Video decoding,quartus II)
<伽昇 > 在 2025-02-13 上传 | 大小：470kb | 下载：0

[VHDL编程] verilog黄金参考指南中文版

说明：verilog 非常好的中文指南编程技巧，很详细(Verilog very good guide to Chinese programming skills, very detailed)
<芮芊 > 在 2025-02-13 上传 | 大小：470kb | 下载：0

[VHDL编程] alu4

说明：实现了ALU4的8种运算，加减法运算，和运行，或运算等(8 operations of ALU4 are realized)
<mengtao123 > 在 2025-02-13 上传 | 大小：470kb | 下载：0