资源列表

« 1 2 ... .71 .72 .73 .74 .75 2876.77 .78 .79 .80 .81 ... 4311 »

[VHDL编程dianyabiao

说明:基于ISD4004的语音报值交直流电压表的设计:本文介绍了基于语音芯片ISD4004的语音报值交直流电压表的设计。电路由数据采集部分,A/D转换部分,键盘与显示部分,单片机控制部分,语音报值部分和扩展功能部分组成。电路使用了并行与串行总线相结合的方式,使设计与编程灵活简便。创意新颖有趣,富于人性化,避免了频繁观察仪器显示之苦,对减轻工程技术人员的工作量和提高工作效率现实意义。-ISD4004 voice-based value of A
<song> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程dds_1024

说明:fpga实现DDS,1024个点,已通过Q2综合,绝对好用-fpga achieve DDS, 1024 points have been integrated through Q2, the absolute ease of use
<LiuYuan> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程FPGASDRAMverilog

说明:一个基于Xilinx FPGA的DDRSDRAM的Verilog控制代码,使用的FPGA为Virtex完整源代码。-A Xilinx FPGA-based control DDRSDRAM the Verilog code for the Virtex FPGA using the full source code.
<召唤> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程chuankouyudiannaotongxin

说明:串口与电脑通行,在CPLD实验板上通过验证-Serial port and computer access, by verifying the CPLD experiment board
<wanghong> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程aaa

说明:四层楼电梯控制,每层楼到达停留5个时钟周期。使用状态机。-four floors s elevator design
<cmc> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程fashengqi

说明:实现了信号发生器的功能,可以产生任意波形-Functions to achieve a signal generator
<sam.zhang> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程VGA

说明:VGA显示代码 分辨率为800x600 只要稍微改一下参数 可改变分辨率-VGA display code resolution for the 800 x600 as long as a little bit change the parameters can change resolution
<李刚> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程A-Novel-Coordinated-Control-Strategy-for-Improvin

说明:A Novel Coordinated Control Strategy for Improving
<meysam> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程I2C_VHDL_ISEProject

说明:I2C,总线设计,ISE完整工程,详尽设计,交流学习-I2C-bus design complete ISE project
<qx> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程spartan3e_spi

说明:本程序可以再spartan3e的板子上实现利用SPI协议实现对flash ID号的读取。-The program can achieve then spartan3e board SPI protocol to read flash ID number.
<冬瓜> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程ADC

说明:analog to digital converson programmed in VHDL
<JT_LADINO> 在 2025-02-13 上传 | 大小:464kb | 下载:0

[VHDL编程Altera-FPGA-TimeQuest

说明:在Altera的FPGA中实现高速Link口的时序约束方法-The timing constraints Methods in Altera' s FPGA to achieve high-speed Link port
<zhouwei> 在 2025-02-13 上传 | 大小:464kb | 下载:0
« 1 2 ... .71 .72 .73 .74 .75 2876.77 .78 .79 .80 .81 ... 4311 »

源码中国 www.ymcn.org