[VHDL编程] 180

说明： 基于FPGA的VGA时序彩条信号实现方法及其应用,作者：QQ 64134703 ，电子毕业设计，欢迎咨询-FPGA-based timing of color VGA signal realization and applications of: QQ 64134703, e-graduate design, please consult
<黄先生> 在 2025-02-13 上传 | 大小：131kb | 下载：0

[VHDL编程] car

说明：这是一个基于FPGA语言下的智能小车运行的文件，大家可以看看！-This is a language based on FPGA operating under the Intelligent Vehicle file, we can see!
<liuzhi> 在 2025-02-13 上传 | 大小：2.53mb | 下载：0

[VHDL编程] MECEditDocument

说明：一个很好的基于单片机频率计的程序，希望对用的着的朋友有所帮助-A good frequency meter based on SCM procedures, hope to use a friend' s help
<houhb> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] PRBS

说明：PRBS - Generator and Receiver
<qi> 在 2025-02-13 上传 | 大小：11kb | 下载：0

[VHDL编程] MuxDemux_E1_E3

说明：E3 -Mux / Demux - Multiplexer of 16 E1 Channels-E3 -Mux / Demux - Multiplexer of 16 E1 Channels
<qi> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] CrossClock

说明：This paper explores the fundamentals of signal synchronization and demonstrates circuits a designer can use to handle signals that cross clock domains!
<qi> 在 2025-02-13 上传 | 大小：466kb | 下载：0

[VHDL编程] VHDL_Programming_by_Example

说明：This manual discusses VHDL and the synario programmable IC solution. This manual is intended to supplement the material presented in the Programmable IC Entry mannual
<qi> 在 2025-02-13 上传 | 大小：1.04mb | 下载：0

[VHDL编程] VerilogCodingStyle

说明：This document describes coding styles and guidelines for writing Verilog code for ASIC blocks and test benches.
<qi> 在 2025-02-13 上传 | 大小：55kb | 下载：0

[VHDL编程] wuziqi

说明：五子棋 能够实现33禁手44禁手等功能-wuziqi
<ranliye> 在 2025-02-13 上传 | 大小：69kb | 下载：0

[VHDL编程] singleCycleProc

说明：简化的单时钟循环VHDL处理器.可以运行一些简单的mips指令，例如add, sub, and, or, slt, beq and j. -A simplified single cycle processor in VHDL. This processor can continuously execute some simple MIPS instructions which are lw, sw, add, sub, and, or
<糖醋鱼> 在 2025-02-13 上传 | 大小：187kb | 下载：0

[VHDL编程] ISE_lab19

说明：基于VHDL语言编写的俄罗斯方块游戏，由VGA接口和电脑显示器显示，用PS2键盘操作控制。-Written in VHDL-based Tetris game, by the VGA interface and a computer display, with a PS2 keyboard control.
<大机子> 在 2025-02-13 上传 | 大小：3.67mb | 下载：0

[VHDL编程] ISE_lab18

说明：基于VHDL语言，通过调用Xlinx生产的FPGA开发板上的DDS核，产生正弦信号。并可进行仿真观察。-Based on VHDL language, by calling Xlinx FPGA development board produced by the nuclear DDS, sine signal. The simulation can be observed.
<大机子> 在 2025-02-13 上传 | 大小：4.67mb | 下载：0