资源列表

« 1 2 ... .10 .11 .12 .13 .14 2815.16 .17 .18 .19 .20 ... 4311 »

[VHDL编程dianziqin

说明:用VERILOG编写的 电子琴程序 顶层使用图形模块化连接 思路清晰。-Procedures for the preparation of the flower with the VERILOG top of a graphical modular connection clear thinking.
<江舟> 在 2025-02-24 上传 | 大小:426kb | 下载:1

[VHDL编程fifo

说明:在fpga中实现fifo,配合数码管显示,仅供学习参考-Realized in fpga fifo, with digital display, study and reference purposes only
<郝强> 在 2025-02-24 上传 | 大小:426kb | 下载:0

[VHDL编程jiaotongdeng

说明:基于CPLD的交通灯控制,完成交通灯的功能,校错能力-CPLD-based control of traffic lights, traffic lights to complete the function, the school was wrong capacity
<cqwrh023> 在 2025-02-24 上传 | 大小:426kb | 下载:0

[VHDL编程VHDLPFIR

说明:基于VHDL的FIR滤波器设计。详细讲了用硬件设计FIR滤波器!-The FIR filter design based on VHDL. Details about the hardware design of FIR filters with!
<ls> 在 2025-02-24 上传 | 大小:426kb | 下载:0

[VHDL编程aaaa

说明:八进制显示数码管用FPGA实现编程和必要的说明都有-Octal display effective FPGA implementation of digital programming and the necessary instructions have
<户金豹> 在 2025-02-24 上传 | 大小:426kb | 下载:0

[VHDL编程Virtex-5-FPGA_DDR2_SDRAM_data

说明:Virtex-5 FPGA实现的高性能 DDR2 SDRAM数据采集,需要对V5有一定基础的人学习-Virtex-5 FPGA DDR2 SDRAM to achieve high-performance data acquisition, the need for V5 have to learn some basic
<apple_rao> 在 2025-02-24 上传 | 大小:426kb | 下载:0

[VHDL编程FPGA_CMOS

说明:基于FPGA的CMOS图像感器IA_G3驱动电路的研究-FPGA and CMOS image sensor IA_G3 drive circuit
<qinxiangfu> 在 2025-02-24 上传 | 大小:426kb | 下载:0

[VHDL编程VGA_interface

说明:采用FPGA控制VGA的借口,采用Verilog编写,Quartus II编译,恰当配置后开发板可以与显示器相连显示图像-Using FPGA to control VGA excuse, Verilog prepared, Quartus II compilation, the proper development board can be configured to display an image attached to the
<Eason> 在 2025-02-24 上传 | 大小:426kb | 下载:0

[VHDL编程Syn_FIFO(wanzheng)

说明:基于IPcore的同步FIFO的编写。读写数据位宽都为8bit,深度为32.-Based IPcore synchronous FIFO preparation. Read and write data width are 8bit, a depth of 32.
<杨杨> 在 2025-02-24 上传 | 大小:426kb | 下载:0

[VHDL编程mux

说明:利用velilog语言,进行乘法器的设计-velilog language, multiplier design
<leandia> 在 2025-02-24 上传 | 大小:426kb | 下载:0

[VHDL编程fenpin

说明:FPGA 控制步进电机 采用分频发设计控制端-Frequent FPGA to control stepping motor points
<lr> 在 2025-02-24 上传 | 大小:426kb | 下载:0

[VHDL编程verilab_dvcon2012_uvm_cooper

说明:Getting Started with UVM by Verilab
<tangoprj> 在 2025-02-24 上传 | 大小:426kb | 下载:0
« 1 2 ... .10 .11 .12 .13 .14 2815.16 .17 .18 .19 .20 ... 4311 »

源码中国 www.ymcn.org