资源列表

« 1 2 ... .05 .06 .07 .08 .09 2810.11 .12 .13 .14 .15 ... 4311 »

[VHDL编程PWM

说明:
<黄朝谦> 在 2025-02-24 上传 | 大小:423kb | 下载:0

[VHDL编程an499_design_example

说明:cpld 控制 8-32M sdram 控制器 maxII epm570实现。-CPLD control 8-32M sdram controller maxII epm570 realize.
<王可见> 在 2025-02-24 上传 | 大小:423kb | 下载:0

[VHDL编程MAXII-Evalboard-V1.00-Designpackage

说明:完整的ALTERA MAXⅡEPM570试验板资料,包括原理图和PCB图,BOM表,可以直接做板。-Complete ALTERA MAX Ⅱ EPM570 test boards, including schematic and PCB diagram, BOM tables, plates can be directly done.
<blur> 在 2025-02-24 上传 | 大小:423kb | 下载:0

[VHDL编程I2Ctvp5150

说明:I2C配置tvp5150用VHDL写的 -I2C configuration tvp5150 written using VHDL
<liupan> 在 2025-02-24 上传 | 大小:423kb | 下载:0

[VHDL编程face-detection

说明:基于fpga的人脸识别,包括硬件平台的搭建的详细过程,人脸识别算法的详细程序代码。-Fpga-based face recognition, including the hardware platform to build a detailed process of face recognition algorithm detailed code.
<tiger> 在 2025-02-24 上传 | 大小:422kb | 下载:0

[VHDL编程music_player

说明:用 alter FPGA 实现的music音频播放-Music with alter FPGA implementation of audio player
<> 在 2025-02-24 上传 | 大小:422kb | 下载:0

[VHDL编程jtd

说明:用VerilogHDL 实现交通灯的设计,分为主干道和乡村公路,当乡村公路无车时一直保持乡村公路红灯-VerilogHDL achieve with the design of traffic lights, is divided into main roads and rural roads, rural roads when the car has maintained a rural road without a red ligh
<王海> 在 2025-02-24 上传 | 大小:422kb | 下载:0

[VHDL编程shiyan5

说明:东西南北两向交通灯,分有红黄绿三色,东西为主干道59秒倒计时,南北为辅道34秒倒计时,绿灯变黄灯时黄灯闪3秒跳转为红灯-Two traffic lights to the west, south, divided into red green and yellow three-color, 59 seconds countdown thing for the main road, north-south secondary road 3
<rmm> 在 2025-02-24 上传 | 大小:422kb | 下载:0

[VHDL编程ad7715-5

说明:AD 16 bit adc manual ad7715
<Niko> 在 2025-02-24 上传 | 大小:422kb | 下载:0

[VHDL编程bit4_4

说明:利用verilog语言编写的控制4个继电器开关动作的程序, 采用RS232通信-Verilog language program control the four relay switch action RS232 communication
<张思文> 在 2025-02-24 上传 | 大小:422kb | 下载:0

[VHDL编程serial_number_check

说明:序列检测,学习verilog三段式状态机的经典例程,modelsim仿真无误-Sequence Detection, three-state machine learning verilog classic routines, modelsim simulation is correct
<> 在 2025-02-24 上传 | 大小:422kb | 下载:0

[VHDL编程1302

说明:DS1302时钟芯片控制程序。在数码管上显示时间。-DS1302 clock chip control procedures. In the digital tube display time.
<孙帅斌> 在 2025-02-24 上传 | 大小:422kb | 下载:0
« 1 2 ... .05 .06 .07 .08 .09 2810.11 .12 .13 .14 .15 ... 4311 »

源码中国 www.ymcn.org