[VHDL编程] shibo

说明：本程序是关于简易数字示波器，能够对三角波，方波，正弦波，进行储存显示。-This program is about simple digital oscilloscope, capable of triangle wave, square wave, sine wave, the store display.
<Robert> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] 2

说明：基于FPGA的多通道高速实时信号处理系统设计.pdf-Multi-channel high-speed FPGA-based real-time signal processing system. Pdf
<张智勇> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] shiyan7_12

说明：设计一个数字时钟，具有按秒走时功能，能够分别显示小时（2位24小时）、分种（2位）、秒（2位）的功能，以及整点报警功能-Design a digital clock with seconds to go by when the function that displays hours, respectively (two 24-hour), minutes (2), second (2) function, and the whole
<kys> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] WATERMARKING_FPGA_BITSTREAM_FOR_IP_PROTECTION

说明：WATERMARKING FPGA BITSTREAM FOR IP PROTECTION
<tao> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] 07_piano

说明：altera FPGA 教程 电子琴 verilog 语言 实现-a piano basied on FPGA ! It is a good thing!
<> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] digital-frequency-meter

说明：AT89S51制作的高精度2.4G数字频率计(作者佚名)，由汇编语言编写。里面含原理图。-AT89S51 2.4G production of high-precision digital frequency meter (by Anonymous), written in assembly language. Which contain schematic.
<xiangiscoming> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] shumaguandongtaixianshi

说明：FPGA数码管实验veilog代码实现，经过验证成功运行-FPGA digital control experiment veilog code, a proven successful operation
<乐发广> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] Introduction-to-SystemVerilog-Asynchronous_Modeli

说明：Introduction to SystemVerilog Asynchronous_Modeling
<Christoffer> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] LED

说明：利用VHDL语言编写的实用的多模式显示的流水灯，它工作的频率手工可选，显示模式手工可选也可以自动切换。-Using VHDL language and practical multi-mode display of water lights, it works hand-selectable frequencies, selectable display mode can be automatically switched manual
<> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] debounce_2_Verilog

说明：用VerilogHDL编写的按键消抖程序 分频产生100Hz的按键采样时钟,采样时钟周期为10ms, 按键按下后,产生时间为10ms的低电平信号,即LED亮10m-*Project Name :debounce *Module Name :debounce *Target Device :Any Altera FPGA/CPLD Device *Clkin : 50MHz *Desisgner :
<ZB> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] chuankou

说明：用Verilog HDl语言实现CPLD与电脑的串口通讯-Use Verilog HDL to make it communicate
<fuxingyin> 在 2025-02-24 上传 | 大小：420kb | 下载：0

[VHDL编程] vgachar

说明：VGA显示程序VHDL版本，适用于ALTERA的CPLD-VGA display program applies ALTERA CPLD
<刘茜> 在 2025-02-24 上传 | 大小：420kb | 下载：0