资源列表

« 1 2 ... .57 .58 .59 .60 .61 2762.63 .64 .65 .66 .67 ... 4311 »

[VHDL编程kbm

说明:基于VHDL硬件描述语言的可变模计数器的仿真案例代码及操作步骤-VHDL hardware descr iption language based on the variable-mode counter case simulation code and the steps
<dongmei> 在 2025-02-25 上传 | 大小:397kb | 下载:0

[VHDL编程FPGA-frequency-measure

说明:这是利用FPGA来测量频率的,利用等精度测量的方法进行的,然后把数据传到单片机上显示出来。-This is used to measure the frequency of the FPGA, using methods such as precision measurement, and then transmitted the data displayed on the chip.
<yhh> 在 2025-02-25 上传 | 大小:397kb | 下载:0

[VHDL编程VHDL

说明:VHDL相关源码,提供一些参考程序,供广大用户参考审核-VHDL-related source code, to provide some reference program available to all users reference the audit
<易天> 在 2025-02-25 上传 | 大小:397kb | 下载:0

[VHDL编程(www.entrance-exam.net)-GEN.-APP

说明:verilog hdl code for speed control of dc motor
<syed rafeh hussaini> 在 2025-02-25 上传 | 大小:397kb | 下载:0

[VHDL编程Solar-Heater

说明:数字系统课程设计,基于VHDL的太阳能热水器智能控制系统,AD转换及接口部分需根据实际情况进行调整,代码内有标注。 功能: 可以即时获取水箱里的温度和水位; 可以通过控制系统,智能控制水箱里水的加热,以及保温; 当水箱水位很低时,可以智能加水,保证白天水箱的安全。 指标: 控制系统采用数码管以及二极管为显示界面。 其中数码管用于显示当前水箱温度、预设温度以及设置中的操作界面; 2个
<Wang> 在 2025-02-25 上传 | 大小:397kb | 下载:0

[VHDL编程Shift

说明:the this file a module shift a bit of 32 bits. it contains shift left and shift right. thank for visiting
<tuan> 在 2025-02-25 上传 | 大小:397kb | 下载:0

[VHDL编程FPGA-clock-for-chess

说明:数字电路课程设计 FPAG的棋类时钟设计 -FPGA clock for chess
<张洁文> 在 2025-02-25 上传 | 大小:397kb | 下载:0

[VHDL编程uartverilog

说明:基于fpga的verilog写的uart串口通信实验-Based fpga the verilog write uart serial communication experiment
<yeguowu> 在 2025-02-25 上传 | 大小:397kb | 下载:0

[VHDL编程pingpang

说明:用Verilog HDL实现乒乓球游戏,用PS2键盘输入,电脑显示器输出。-Table tennis game with Verilog HDL, PS2 keyboard input, the computer monitor output.
<Frank Chen> 在 2025-02-25 上传 | 大小:397kb | 下载:0

[VHDL编程mb-tutorial

说明:core generator vhdl book
<joshua dorafshan> 在 2025-02-25 上传 | 大小:397kb | 下载:0

[VHDL编程基于FPGA的LCD1602液晶显示实验

说明:基于FPGA的LCD1602液晶显示实验,可以通过实验箱用相应的XiLinex平台实现对液晶1602的显示,包括汉字和英文
<libo_jay2009@163.com> 在 2013-05-04 上传 | 大小:397kb | 下载:0

[VHDL编程shuziqiangdaqi

说明:采用fpga的时钟分频制作的简易数字抢答器,可以实现5人左右的抢答效果-Using fpga clock divider made simple digital answering device, you can achieve five or so Responder effect
<阿凡提> 在 2025-02-25 上传 | 大小:397kb | 下载:0
« 1 2 ... .57 .58 .59 .60 .61 2762.63 .64 .65 .66 .67 ... 4311 »

源码中国 www.ymcn.org