资源列表

« 1 2 ... .61 .62 .63 .64 .65 2766.67 .68 .69 .70 .71 ... 4311 »

[VHDL编程vga

说明:
<xiaxia> 在 2025-02-25 上传 | 大小:400kb | 下载:0

[VHDL编程songxiugai

说明:乐曲演奏电路,能演奏歌曲,同时在数码管上显示演奏的乐曲音符的数字。-Music concert circuit, can play songs at the same time in the digital tube displays the number of notes played music.
<方周> 在 2025-02-25 上传 | 大小:400kb | 下载:0

[VHDL编程crc_accelerator

说明:CRC 的Nios的软核处理,系统采用Altera Nios IP核进行CRC算法,算法运行时间比常规CRC校检节省很多。-CRC' s Nios soft-core processing, the system uses Altera Nios IP core for CRC algorithm, algorithm running time than the conventional CRC checkout save a l
<lijiang> 在 2025-02-25 上传 | 大小:400kb | 下载:0

[VHDL编程8051core

说明:基于FPGA的8051内核,不过不是最简的,需要自己删除些元件-8051 core based on FPGA
<潘冬冬> 在 2025-02-25 上传 | 大小:400kb | 下载:0

[VHDL编程VAD_algorithm_and_FPGA_design

说明:论文,关于VAD检测与FPGA如何实现的,基于短时能量-based on short energy ,VAD detected algorithm and FPGA design
<kong> 在 2025-02-25 上传 | 大小:400kb | 下载:0

[VHDL编程simple_divider

说明:自己写的一个除法器,网上多是同一个 繁杂难看明白 自己就写了个简单的 并且很容易看懂-Write a except time-multiplier, online is a multifarious ugly understand oneself write a simple and easy to understand
<阿杜> 在 2025-02-25 上传 | 大小:400kb | 下载:0

[VHDL编程verilog_PLL

说明:verilog 写的硬件 pll 锁相环实现-verilog to pll
<王亮> 在 2025-02-25 上传 | 大小:400kb | 下载:0

[VHDL编程Hamming

说明:汉明码转换,在FPGA上用verilog实现-hamming encoder, using FPGA
<leaffloat> 在 2025-02-25 上传 | 大小:399kb | 下载:0

[VHDL编程LCD

说明:xilinx S3E开发板实现LCD显示字符串功能-xilinx S3E development board LCD display string functions to achieve
<顾老> 在 2025-02-25 上传 | 大小:399kb | 下载:0

[VHDL编程UART_acpt

说明:The verilog uart code, in the spirit uart的verilog代码,在赛灵思的spartan 3E上经过验证,电路有一定的质量。-The verilog uart code, in the spirit of the best Spartan 3 E after verification, circuit has certain quality.
<skjin> 在 2025-02-25 上传 | 大小:399kb | 下载:0

[VHDL编程LED_test

说明:LED test about the testing of led on fpga
<enlic> 在 2025-02-25 上传 | 大小:399kb | 下载:0

[VHDL编程enhanced_seven_seg

说明:具有使能端的7段译码器,低电平有效,使能为高时有效,实现二进制代码到7段译码器的编码,使能为低时输出全部为1.-Enable end with 7-segment decoder, active low, Enable is active high and achieve binary code to seven segment decoder encoding output enable is low as a whole.
<li> 在 2025-02-25 上传 | 大小:399kb | 下载:0
« 1 2 ... .61 .62 .63 .64 .65 2766.67 .68 .69 .70 .71 ... 4311 »

源码中国 www.ymcn.org