[VHDL编程] vhdl-intermediate

说明：VHDL进阶，在VHDL初步的基础上，使读者进一步深入了解VHDL语言现象和语句规划的特点，以及应用VHDL表达与设计电路的方法。-Advanced VHDL in VHDL preliminary basis, so that readers further insight into the phenomenon of VHDL language and expressions of the characteristics of pl
<李芸> 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] VHDL

说明：实现一个10秒倒计时电路，要求使用8*8点阵显示计时结果。在QuartusII平台上设计程序和仿真题目要求，并下载到实验板验证实验结果。-Achieve a 10-second countdown circuit, requires the use of 8* 8 dot matrix display timing results. QuartusII platform in the design process and simulat
<li> 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] EDA-elevator-controller

说明：在QuartusII里用VHDL仿真实现电梯控制器-QuartusII elevator controller VHDL Simulation
<Yolanda> 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] exchange

说明：实现三层电梯控制，有楼层记忆功能，有故障处理形式。total文件下是具体的实现形式-Elevator control to achieve the three-tier
<左> 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] key44

说明：4x4鍵盤使用語法為VHDL，基於cyclone-4 x 4 keyboard using VHDL
<WU> 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] ISE_trafficlight

说明：采用xilinx 的ise 软件实现交通灯的功能，要用就要先安装ise哈-xilinx ise
<tianlala> 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] ISE_lab1

说明：xilinx培训资料，配合相应的PDF文件使用-xilinx training materials, with the corresponding PDF file using the
<周明> 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] fpga1

说明：自己学习fpga时候写的小的测试程序。新入门的人可以看看，研究研究。后续有fpga2，fpga3，以及个人心得。-When learning to write their own fpga small test program. People can see the new entry, studies. Follow-up has fpga2, fpga3, and personal experience.
<xiongjunbaobao> 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] SCP

说明：Xilinx sparten3E 程序串口通信实验程序-Xilinx sparten3E program serial communication experiment procedure
<huangfeng > 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] RAM

说明：VHDL 语言的RAM定制 VHDL 语言的RAM定制-VHDL language, VHDL language, custom RAM RAM RAM custom custom VHDL language
<yan frank> 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] numarator

说明：counter source code in vhdl, implemented on fpga
<alyna> 在 2025-02-25 上传 | 大小：395kb | 下载：0

[VHDL编程] debounce_1_Sch

说明：用QuartusII原理图形式编写的按键消抖程序,分频产生100Hz的按键采样时钟,采样时钟周期为10ms, 按键按下的时间与产生低电平信号的时间相等,按键按下的时间与LED灯亮的时间相等-*Project Name :debounce_Sch *Module Name :debounce_Sch *Target Device :Any Altera FPGA/CPLD Device *Clkin : 50MHz
<ZB> 在 2025-02-25 上传 | 大小：395kb | 下载：0