[VHDL编程] OR_gate

说明：VHDL OR gate source code
<Acount> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] DIV2

说明：二分频，占空比，50比50，VHDL语言-Second, frequency, duty cycle, 50 to 50, VHDL language
<王锋> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] async_receiver

说明：verilog语言，RS232异步接收和发送模块-verilog language, RS232 asynchronous receive and transmit modules
<何沐> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] async_transmitter

说明：verilog语言，RS232异步发送模块-verilog language, RS232 asynchronous transmit module
<何沐> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 33162769crcm

说明：基于FPGA的差错控制编码，CRC循环校验码的VHDL程序代码，含仿真文件-FPGA-based error control coding, CRC cyclic check code VHDL code, including simulation file
<Angela Lee> 在 2025-01-13 上传 | 大小：1kb | 下载：1

[VHDL编程] Verilog-Round-Robin-Arbiter-Model.tar

说明：Verilog Round Robin Arbiter Model
<pippo> 在 2025-01-13 上传 | 大小：1kb | 下载：1

[VHDL编程] nixietube

说明：七段数码管显示，通过调整外部频率可在八个数码管上固定显示和轮换显示 -Seven-Segment LED display, by adjusting the external frequency can be fixed at eight digital display and display rotation
<tanqiliang> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] ad0809vhdl

说明：用vhdl编写的ad0809，不过所实现的不能直接输入模拟信号，而是只能是整数信号-Prepared using vhdl ad0809, but can not be directly implemented by the input analog signal, but can only be an integer signal
<潘牧野> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] ad0809verilog

说明：这是用Verilog编写的ad0809，和之前的vhdl功能相似，不过开发环境部一样-It is written in Verilog ad0809, and before the vhdl function similar, but the Ministry of Environment as the development
<潘牧野> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] suocunqi

说明：锁存器机及其激励内容包含锁存器程序及其激励程序朗朗上口-latch and it s jili prosursor，very good simulation,useful ziliao
<李刚> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] cnt10

说明：超好用的十进制计数器，万能型，随时可用，好用好用好用，VHDL经典例子-perfect counter10，very very good，can be used everyehere，classical example
<李刚> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] eda2234682

说明：关于血型配对和电子时钟的VHDL程序，绝对正确，验证了的-Blood type matching and electronic clock on the VHDL program, absolutely correct
<边境> 在 2025-01-13 上传 | 大小：1kb | 下载：0